UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38452

Virtex-6 GTX トランシーバー - パワー ダウンまたはリセット状態で 0x4Fh より上位の DRP アドレスが応答しない

説明

Virtex-6 GTX FPGA トランシーバーを使用する場合、DRP インターフェイスを使用してトランシーバー内のコンフィギュレーションおよびその他のメモリに対して読み出しおよび書き込みを実行できます。通常、読み出しまたは書き込みの後、DRDY がアサートされて操作の終了が示されます。このアンサーでは、予測どおりに DRDY がアサートされない状況について説明します。

ソリューション

Virtex-6 FPGA GTX の DRP メモリ空間の本体は 0x00 から 0x42h に拡張されており、DRP 読み出しおよび書き込みに問題なく応答します。0x42 より上位のいくつかのアドレス (PRBS_ERR_CNT の 0x82 など) で、内部クロックがトグルしていない場合に DRDY がアサートされないものがあります。この状況は、GTXTX/RXRESET または TX/RXPLLRESET を介して PLL がパワー ダウンされたかリセットに保持されている場合に発生します。
AR# 38452
作成日 10/05/2010
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Virtex-6 HXT