Virtex-6 GTX FPGA トランシーバーを使用する場合、DRP インターフェイスを使用してトランシーバー内のコンフィギュレーションおよびその他のメモリに対して読み出しおよび書き込みを実行できます。
通常、読み出しまたは書き込みの後、DRDY がアサートされて操作の終了が示されます。
このアンサーでは、正しく DRDY がアサートされない状況について説明します。
Virtex-6 FPGA GTX の DRP メモリ空間の本体は 0x00 から 0x42h に拡張されており、DRP 読み出しおよび書き込みに問題なく応答します。
0x42 より上位のいくつかのアドレス (PRBS_ERR_CNT の 0x82 など) で、内部クロックがトグルしていない場合に DRDY がアサートされないものがあります。
この状況は、GTXTX/RXRESET または TX/RXPLLRESET を介して PLL がパワー ダウンされたかリセットに保持されている場合に発生します。
| AR# 38452 | |
|---|---|
| 日付 | 06/21/2017 |
| ステータス | アクティブ |
| 種類 | 一般 |
| デバイス |
|