UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - 適応型インテリジェント
  2. サポート
  3. AR# 38455: 12.2 回路図 - x74_238 コンポーネントのシンボルが不正

AR# 38455

12.2 回路図 - x74_238 コンポーネントのシンボルが不正

説明

CPLD デザイン用の X74_283 回路図マクロがあります。シンボルは正常に追加でき、問題ないように見えますが、シンボルの内容を表示しようとすると、「Error : Symbol Not Found: add4x2」というエラー メッセージが表示されます。

X74_283 シンボルを含む回路図デザインをインプリメント使用とすると、NGDBuild で次のようなエラー メッセージが表示されます。

ERROR:NgdBuild:604 - logical block 'XLXI_1' with type 'X74_283_MXILINX_mytop'
could not be resolved. A pin name misspelling can cause this, a missing edif
or ngc file, or the misspelling of a type name. Symbol
'X74_283_MXILINX_mytop' is not supported in target 'xa9500xl'

ソリューション

add4x2 サブ コンポーネントがザイリンクス ライブラリから削除されましたが、X74_283 コンポーネントは ADD4X2 の代わりに ADD4 を使用するようアップデートされていません。

このエラーは、ISE Design Suite 12.3 で修正されています。
AR# 38455
日付 05/19/2012
ステータス アーカイブ
種類 既知の問題
デバイス
  • 9500
  • 9500XL
  • 9500XL IQ
  • More
  • 9500XL XA
  • 9500XV
  • CoolRunner XPLA3
  • CoolRunner-II
  • CoolRunner-II XA
  • Less
ツール
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加