UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38542

PCI Express のデザイン アシスタント - TRN インターフェイスのパケット レイテンシの計算方法

説明


どうすれば、ブロックを介して TLP のレイテンシを計算できますか。

メモ : このアンサーは PCI Express ザイリンクス ソリューション センター (ザイリンクス アンサー 34536) の一部です。PCI Express のザイリンクス ソリューション センタでは PCI Express に関する質問に対する回答を一覧できます。PCI Express を使用して新規デザインを開始したり、問題をトラブルシュートする場合には、この PCI Express のソリューション センタから正確な情報を入手してください。

ソリューション


TRN インターフェイスを介するレイテンシは、次の条件によって異なります。
  • トラフィック パターン
  • ストリーミング モード操作
  • レーン数
  • インターフェイス周波数
  • フロー制御

このため、最も正確なレイテンシ数を取得するには、予測される条件とコアのコンフィギュレーションでコアをシミュレーションするのが最適な方法です。次の 3 つの信号をシミュレーションに含めるようにすることをお勧めします。
  • trn_tsof_n
  • トランシーバーの TX DATA バス
  • トランシーバーの TX CHARISK バス

trn_tsof_n のアサートされる時間と「Start TLP」特殊文字がトランシーバーの TXDATA に表示される時間の差を計測します。通常は、レーン 0 上のはずですが、x8 の場合は レーン 0 かレーン 4 上になることもあります。「Start TLP」特殊文字とは、K27.7 = 0xFB のことです。CHARISK はこの時点でアサートされ、0xFB K 文字を示します。
改訂履歴
2011 年 7 月 30 日 - 初版

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
36049 PCI Express のデザイン アシスタント - TRN ユーザー アプリケーション インターフェイスに関する質問 N/A N/A
AR# 38542
作成日 07/29/2011
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
IP
  • Endpoint Block Plus Wrapper for PCI Express
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )