UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38651

MIG 3.6 Spartan-6 - DDR 終端に関する推奨事項

説明

DDR メモリーでは ODT (on-die termination) がサポートされていないため、外部メモリー終端を提供する必要があります。Spartan-6 FPGA ではキャリブレートされた入力終端またはキャリブレートされていない入力終端をオプションで選択することができます。MIG では、Spartan-6 FPGA に対しこのオプションを選択することができるようになっているのですが、これらのオプションを選択するとデザインが機能しなくなります。このため、MIG の [FPGA Options] で [External Input Termination] しか選べなくなっています。

ソリューション


DDR メモリーでは ODT (on-die termination) がサポートされていないため、外部メモリー終端を提供する必要があります。外部メモリ終端は関連メモリー コンポーネントの後にフライバイで配置する必要があります。

PCB レイアウトに関する詳細は、『Spartan-6 FPGA Memory Controller User Guide』 (UG388)を参照してください。
http://japan.xilinx.com/support/documentation/user_guides/ug388.pdf

DDR には外部終端が必要なため、Spartan-6FPGA には内部終端は選択しないでください。DDR インターフェイスには、MIG 3.6 の [FPGA Options] で [External Input Termination] を選択する必要があります。今後リリースされる MIG では、キャリブレートされた入力終端またはキャリブレートされていない入力終端を選択するオプションが無効になる予定です。

アンサー レコード リファレンス

関連アンサー レコード

AR# 38651
作成日 10/25/2010
最終更新日 03/04/2013
ステータス アクティブ
タイプ 一般
デバイス
  • Spartan-6 LX
  • Spartan-6 LXT
IP
  • MIG