"> AR# 38661: PCI Express のデザイン アシスタント - Endpoint Block Plus - TRN インターフェイスでのパケット送信中の trn_tdst_rdy_n のディアサートについて

UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38661

PCI Express のデザイン アシスタント - Endpoint Block Plus - TRN インターフェイスでのパケット送信中の trn_tdst_rdy_n のディアサートについて

説明


Endpoint Block Plus コアを使用する場合、TRN インターフェイスでのパケット送信の途中に trn_tdst_rdy_n は絶対にディアサートされませんか。

メモ : このアンサーは、PCI Express のザイリンクス ソリューション センター (ザイリンクス アンサー 34536) から抜粋したものです。PCI Express のザイリンクス ソリューション センターには、PCIe に関する質問への回答が掲載されています。PCI Express を使用して新規デザインを開始したり、問題をトラブルシュートする場合には、この PCI Express のソリューション センターから正確な情報を入手してください。

ソリューション


いいえ。 Endpoint Block Plus コアを使用する場合は、パケットの送信中に trn_tdst_rdy_n がディアサートされることがあります。ただし、ほかの PCIe 用ザイリンクス コアの場合はそのようなことはありません。trn_tdst_rdy_n の動作の詳細については、該当するコアのユーザー ガイドを参照してください。

改定履歴 :
2011 年 7 月 30 日 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
36049 PCI Express のデザイン アシスタント - TRN ユーザー アプリケーション インターフェイスに関する質問 N/A N/A
AR# 38661
作成日 07/29/2011
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
IP
  • Endpoint Block Plus Wrapper for PCI Express