UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38680

12.3 EDK、MPMC - 「ERROR:EDK:3900 - There have been changes to this design that have changed the number of external memory pins」というエラー メッセージが表示される

説明


EDK デザインで統合 MIG フローを使用し、MIG GUI でシングルエンド クロック オプションを選択すると、フローは問題なく終了しますが、ビットストリームの生成で次のエラー メッセージが表示されます。

"ERROR:EDK:3900 - issued from TCL procedure"::hw_mpmc_v6_02_a::syslevel_drc_mig_flow" line 88 C_USE_MIG_FLOW (IPNAME:mpmc, INSTANCE:DDR2) - There have been changes to this design that have changed the number of external memory pins"

このエラーはどのように解決できますか。

ソリューション


MIG GUI でシングル クロックを選択すると、platgen で自動生成されたものとは異なる UCF ファイルが生成されます。MIG GUI で生成された UCF では未使用の idly_clk_200 ピンが保持されますが、platgen ではこれは削除されているので、このピン配置の違いが原因で DRC エラーが出力されるのです。

シングル クロック オプションを使用せず、スタンドアロンの MIG を使用するか、または _xps/mig/gui/ ディレクトリーで idly_clk_200 を手動でコメント アウトすると、この問題を回避できます。

この問題は EDK 13.1 より Virtex-6 のみに対して修正されていますが、現在時点では、Spartan-3、Virtex-4、Virtex-5 FPGA に対しして修正の予定はありません。
AR# 38680
作成日 01/18/2011
最終更新日 05/19/2012
ステータス アクティブ
タイプ エラー メッセージ
ツール
  • EDK - 12.3
  • EDK - 12.4
  • EDK - 13.1
IP
  • Multi-Port Memory Controller (MPMC)