UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 3870

3.1i タイミング - SRL16 のパラメータが不正

説明

キーワード : SRL16, Twos, Treg

重要度 : 標準

概要
SRL16 コンポーネントを持つ Virtex-II のデザインのタイミング レポートを作成した後、クロックから出力されるタイミング パラメータが "Twos" および "Twos" になります。これらのタイミング パラメータは、Virtex-II データ ブックまたは Speedprint コマンド内にありません。

ソリューション

正しいタイミング パラメータは "Treg" および "Tregf5" です。

この問題は、最新版の 3.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この問題は 3.1i サービス パック 8 で修正済みです。
AR# 3870
作成日 08/31/2007
最終更新日 01/18/2010
ステータス アーカイブ
タイプ 一般