UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38717

Spartan-6 Integrated Block for PCI Express - コアを正しくリセットするための最小 sys_reset アサート長

説明

問題のあったバージョン : 1.1; v2.1
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 45702) を参照してください。

Spartan-6 FPGA Integrated Block Wrapper for PCI Express Wrapper コアでは、sys_reset をアサートする期間が記載されていません。

ソリューション


sys_reset は非同期リセットで、コアを正しくリセットするのに 最低 1500ns 間アサートする必要があります。

改訂履歴
2012/01/18 - アンサー 45072 に修正バージョン情報を追加
2010/12/24 - v2.2 用に更新
2010/10/26 - 初版

注記 : 「問題のあるバージョン」は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45702 Spartan-6 FPGA Integrated Block for PCI Express - AXI インターフェイスのすべてのバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 38717
作成日 10/26/2010
最終更新日 05/20/2012
ステータス アクティブ
タイプ 既知の問題
IP
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )