2. サポート
  3. AR# 38717: Spartan-6 Integrated Block for PCI Express - Minimum sys_reset assertion length to properly reset the core

AR# 38717

|

Spartan-6 Integrated Block for PCI Express - コアを正しくリセットするための最小 sys_reset アサート長

説明

問題のあったバージョン : 1.1; v2.1
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 45702) を参照してください。

Spartan-6 FPGA Integrated Block Wrapper for PCI Express Wrapper コアでは、sys_reset をアサートする期間が記載されていません。

ソリューション


sys_reset は非同期リセットで、コアを正しくリセットするのに 最低 1500ns 間アサートする必要があります。

改訂履歴
2012/01/18 - アンサー 45072 に修正バージョン情報を追加
2010/12/24 - v2.2 用に更新
2010/10/26 - 初版

注記 : 「問題のあるバージョン」は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
37939 Spartan-6 FPGA Integrated Block Wrapper for PCI Express (AXI) - v2.1 で修正された問題 N/A N/A
39371 Spartan-6 FPGA Integrated Block Wrapper for PCI Express (AXI) - v2.2 で修正された問題 N/A N/A
37938 Spartan-6 FPGA Integrated Block Wrapper v1.4 for PCI Express - リリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45702 Spartan-6 FPGA Integrated Block for PCI Express - AXI インターフェイスのすべてのバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 38717
日付 05/20/2012
ステータス アクティブ
種類 既知の問題
IP
People Also Viewed