UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 38730

14.1 EDK、MPMC v6.05.a - ブロック RAM 読み出し FIFO が選択されていると Virtex-6 の VFBC で破損したビデオが生成される

説明


ブロック RAM が MPMC 読み出し FIFO に選択されている場合、VFBC ポートを使用していると、ビデオが 2、3 秒おきに、水平方向に左にシフトします。

この問題の解決方法を教えてください。

ソリューション


この問題を回避するには、両方の読み出し VFBC ポートに SRL FIFO を選択します。

現時点では、この問題が修正される予定はありません。
AR# 38730
日付 05/14/2012
ステータス アクティブ
種類 ??????
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
ツール
  • EDK - 12.4
  • EDK - 13.1
  • EDK - 13.2
  • More
  • EDK - 13.3
  • EDK - 13.4
  • EDK - 14.1
  • Less
IP
  • Multi-Port Memory Controller (MPMC)