UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38814

12.4/13.4/14.7 MAP - グローバル最適化をオンにした後 IOB レジスタが削除される

説明


レジスタを手動で複製し、HDL コードに equivalent_register_removal 属性を適用してトリミングがされないようにしました。

UCF で IOB=true 制約を使用すると、複製したレジスタが OLOGIC に問題なくパックできます。

ただし、-global_opt を "area" に設定して "retiming" をイネーブルにすると、FPGA Editor でこのレジスタを見つけることができません。

削除されたのはなぜですか。

どうすれば IOB に維持できますか。

ソリューション


MAP には [Equivalent Register Removal] というプロパティがあり、このプロパティは [Global Optimization] プロパティが True に設定されている場合にのみ使用できます。

[Equivalent Register Removal] オプションを使用した場合、最適化は [Equivalence Removal] になります。

このプロパティが True の場合 (デフォルト)、冗長な機能を持つレジスタが検証され、この削除によりクロック周波数が増加するか判断されます。

物理合成レポート (*.psr) を開くと、最適化詳細を確認できます。

削除をオフにするには、MAP でこのプロパティをオフにします。

AR# 38814
作成日 10/28/2010
最終更新日 09/10/2014
ステータス アクティブ
タイプ 一般
デバイス
  • Virtex-4 FX
  • Virtex-4 LX
  • Virtex-4 QPro/R
  • More
  • Virtex-4 SX
  • Virtex-5 FXT
  • Virtex-5 LX
  • Virtex-5 LXT
  • Virtex-5 SXT
  • Virtex-5 TXT
  • Virtex-5Q
  • Virtex-5QV
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Spartan-6 LX
  • Spartan-6 LXT
  • Less
ツール
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • ISE Design Suite - 11.3
  • More
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • ISE Design Suite - 13
  • ISE Design Suite - 14
  • Less