Timing Score: 5000 (Setup: 0, Hold: 0, Component Switching Limit: 5000 WARNING:Par:468 - Your design did not meet timing. The following are some suggestions to assist you to meet timing in your design. 2 constraints not met.
Timing: Completed - 4 errors found.
ERROR: 13 constraints not met.
PAR could not meet all timing constraints. A bitstream will not be generated.
To disable the PAR timing check: 1> Disable the "Treat timing closure failure as error" option from the Project Options dialog in XPS.
OR
2> Type following at the XPS prompt: XPS% xset enable_par_timing_error 0
この問題はどのように解決すればよいでしょうか。
ソリューション
ISE Design Suite 12.4 より、Virtex-6 の System Monitor ブロックは 80MHz に制限されています。xps_sysmon_adc IP ブロックが 80MHx よりも高い周波数で実行されている PLB バスに接続されている場合、v12.4 のツールで、コンポーネント スイッチ制限のタイミング違反が出力されます。 100MHz PLB バス システムでこの問題を修正するには、2 番目に低い周波数のバスを次のように追加します。