UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38851

SPI-3 Link Layer v7.2 - サンプル デザインのシミュレーション テストベンチの監視ロジックが接続されていない

説明

SPI-3 Link Layer v7.2 コアで、シミュレーション テストベンチの監視ロジックが接続されていません。この監視ロジックは、rx インターフェイスへのデータ入力が出力にあるループバック tx データと一致しているかどうかを確認します。これは、サポートされているデバイス ファミリすべてに影響します。

ソリューション

この問題はこのコアの v7.2 rev1 (ダウンロード可能なパッチ) で修正されています。 詳細は、(ザイリンクス アンサー 35141) を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35141 SPI-3 Link Layer v7.2 - ISE Design Suite 12.1 でのリリース ノートおよび既知の問題 N/A N/A
AR# 38851
作成日 11/05/2010
最終更新日 05/23/2014
ステータス アーカイブ
タイプ 一般
IP
  • SPI-3 Link Layer Interface、マルチチャネル