UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38853

12.1 EDK - ML506 ボードの PCIe デザインでタイミングが満たされない

説明

ML506 ボードの PCIe デザインでタイミングが満たされない場合、どうしたらよいでしょうか。

ソリューション

PCIe コアには map および par の -xe オプションを使用してください。 このオプションを使用するには、

1. XPS でプロジェクトを開きます。
2. [Project] タブをクリックします。
3. fast_runtime.opt ファイルをダブルクリックします。
「Mapper and Place and Route」のオプションの下に -xe を追加します。
5. fast_runtime.opt ファイルを保存してから閉じます。
6.EDK デザインを再実行します。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34609 EDK 12.x - アンサーのリスト N/A N/A
AR# 38853
作成日 11/01/2010
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般