UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38861

Spartan-6 - IBERT - Coregen PAR エラー : 「Timing not met」というエラー メッセージが表示される

説明

Spartan-6 FPGA 用 12.x IBERT では、さまざまな条件下で次のエラーが発生することがあります。

ERROR:sim - runPar : IBERT:par: Timing for this design was not met. Reduce the
number of GTs enabled, reduce your line rate, and/or choose a faster device.

ソリューション

この問題は、ほとんどの状況で無視しても問題ありません。これは IBERT でのバグで、エラーが報告されても正しい BIT ファイルが生成されます。
AR# 38861
作成日 12/21/2010
最終更新日 01/02/2013
ステータス アクティブ
タイプ 既知の問題