UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38865

PlanAhead 12.3 - Virtex-5 ネットリスト デザインを読み込むと PCIE_INTERNAL_1_1 「プリミティブが認識されない

説明


PlanAhead 12.3 に PCIe コアを含んだ Virtex-5 FPGA デザインを読み込むと、次のような警告メッセージが表示されます。

"While importing this netlist, 1 undefined instance was found and converted to a black box. Make sure you have loaded all intended module defenitions before proceeding. Black boxes can be populated later by using Add Sources operation. Module name: PCIE_INTERNAL_1_"

この警告メッセージは 12.1 では発生しません。また、これは PCIe コアの一部です。この警告メッセージは、無視しても問題ありませんか。

ソリューション


NGDBuild でこのプリミティブは認識されるので、この警告は無視しても問題がありません。この PCIe プリミティブに制約をつけたい場合は、UCF で手動で設定する必要があります (PlanAhead では現時点でこのタイプのプリミティブが認識されないため)。

この問題は今後の PlanAhead リリースで修正される予定です。
AR# 38865
作成日 11/02/2010
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Virtex-5 FXT
  • Virtex-5 LX
  • Virtex-5 LXT
  • More
  • Virtex-5 SXT
  • Virtex-5 TXT
  • Virtex-5Q
  • Virtex-5QV
  • Less
ツール
  • PlanAhead - 12.3
IP
  • Endpoint Block Wrapper for PCI Express