UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38875

12.x ChipScope - 「Error:Pack:2811 - Directed packing was unable to obey the user design constraints(RLOC constraint)」というエラー メッセージが表示される

説明


ChipScope Pro Analyzer コアをデザインに追加した後、マップ中に次のエラー メッセージが表示されます。

"ERROR:Pack:2811 - Directed packing was unable to obey the user designconstraints
(MACRONAME=u_chipscope_ila/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GAND.U_match/I_CS_GAND.U_CS_GAND_SRL/I_V5.U_CS_GAND_SRL_V5/I_USE_RPM_NE0.U_GAND_SRL_SET/I_USE_RPM_NE0.U_GAND_SRL_SET_MSET, RLOC=X0Y10) which requires the combination of the symbols listed below to be packed into a single SLICEM component.

The directed pack was not possible because: The top reasons for failure were:

-> A legal placement was never found for shift register symbol"u_chipscope_ila/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GAND.U_match/I_CS_GAND.U_CS_GAND_SRL/I_V5.U_CS_GAND_SRL_V5/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[10].U_GAND_SRL_SLICE/U_SRLA".
......

The symbols involved are:
MuxCY symbol
"u_chipscope_ila/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GAND.U_match/I_CS_GAND.U_CS_GAND_SRL/I_V5.U_CS_GAND_SRL_V5/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[10].U_GAND_SRL_SLICE/U_MUXA" (Output Signal = u_chipscope_ila/U0/I_NO_D.U_ILA/U_TRIG/U_TM/G_NMU[0].U_M/U_MU/I_MUT_GAND.U_match/I_CS_GAND.U_CS_GAND_SRL/I_V5.U_CS_GAND_SRL_V5/I_USE_RPM_NE0.U_GAND_SRL_SET/I_WHOLE_SLICE.G_SLICE_IDX[10].U_GAND_SRL_SLICE/U_MUXA/O)
...... "

ソリューション

ChipScope Pro ILA ネットリストにエンベデッドされている RPM (RLOC) 制約にマップが準じることができないためにこの問題が発生しています。次のいずれかの方法でこの問題を解決してください。

  • 利用可なりソースが限られていて ILA コアが複雑であるために、RLOC 制約をマップで満たすことができません。次のいずれかの方法を試してみてください。
    • ChipScope Pro ILA コアを挿入または生成するときに、[Use RPM] オプションをオフにします。しかし、この設定にすると、ChipScope Pro コアにタイミングの問題が発生する可能性があります。タイミング レポートを確認し、ChipScope Pro コアが含まれたデザインで PAR を実行した後にタイミング エラーがないことを確認してください。
    • ChipScope Pro ILA コアのサイズおよび複雑さを抑えます。たとえば、トリガー ポートのビット幅や、トリガー ポートの数を少なくしたり、単純なトリガー コンディションを使用するなどします。
  • XST の read_cores オプションが optimize に設定されている場合、XST に ILA ネットリストが読み込まれロジックが最適化されます。RLOC 制約に関連しているエレメントの一部が最適化により削除されてしまい、RLOC 制約にエラーが発生しています。XST では正しい最適化が行われていますが、-read_cores optimize を ChipScope Pro コアには使用しないでください。ChipScope Pro コアは最適化された状態で設計されているので、さらに最適化を行う必要はありません。
    • この問題を解決するには、最適化目的で XST に読み込まれないようにするため ChipScope Pro コアのネットリストを別のディレクトリに保存し、このネットリストのロケーションを変換の [Macro Search Path] で指定します。
AR# 38875
作成日 12/21/2010
最終更新日 05/17/2012
ステータス アクティブ
タイプ エラー メッセージ
ツール
  • ChipScope Pro - 12.1
  • ChipScope Pro - 12.2
  • ChipScope Pro - 12.3
  • More
  • ChipScope Pro - 12.4
  • ChipScope Pro - 13
  • ChipScope Pro - 13.1
  • ChipScope Pro - 13.2
  • ChipScope Pro - 13.3
  • Less