2. サポート
  3. AR# 3888: 12.1 Timing Closure - How does Timing Analyzer list the number of timing errors?
  4. AR# 38886: Spartan-6 FPGA Integrated Block for PCI Express -WARNING:XdmHelpers:376 - Unexpected value of "1'b0" found for attribute GTP_SEL

AR# 38886

Spartan-6 FPGA Integrated Block for PCI Express -「WARNING:XdmHelpers:376 - Unexpected value of "1'b0" found for attribute GTP_SEL」という警告メッセージが表示される

説明

問題のあったバージョン : 1.1; v2.1
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 45702) を参照してください。

Spartan-6 FPGA Integrated Block Wrapper for the PCI Express デザイン サンプルをインプリメントすると、NGDBUILD で次の警告メッセージが表示されます。

"WARNING:XdmHelpers:376 - Unexpected value of "1'b0" found for attribute GTP_SEL. Unable to convert this to the expected numeric value.
WARNING:XdmHelpers:376 - Unexpected value of "1'b0" found for attribute GTP_SEL. Unable to convert this to the expected numeric value.
WARNING:NgdBuild:1403 - edif property 'GTP_SEL' of type 'string' on object 'PCIE_A1' is being ignored. It is recognized property but does not have the expected type of 'integer'."

これらのメッセージは、Synplify を使用して Verilog デザインを合成するときのみ表示されます。

ソリューション


生成したコアのソース ディレクトリで生成したコアと同じ名前のファイルを開いて次のように変更すると、この問題を回避できます。たとえば、CORE Generator のデフォルト名が使用された場合は、ファイル名は s6_pcie_v2_3.v となります。

次の箇所を変更します。

parameter [2:0] PM_CAP_AUXCURRENT= 3'd0

次のように変更します。

parameter PM_CAP_AUXCURRENT = 0

これらの警告メッセージは、XST または Synplify を VHDL デザインで使用するときには表示されません。

改訂履歴 :
2012/01/18 - アンサー 45072 に修正バージョン情報を追加
2011/07/06 - 初版

注記 : 「問題のあったバージョン」には、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42569 Spartan-6 FPGA Integrated Block Wrapper for PCI Express (AXI) - v2.3 で修正された問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45702 Spartan-6 FPGA Integrated Block for PCI Express - AXI インターフェイスのすべてのバージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 38886
日付 12/15/2012
ステータス アクティブ
種類 一般
IP