UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 38940

MIG v3.6 Virtex-6 QDRII+ - UCF をインポートする機能でクロック信号がインポートできない

説明

固定ピン配置を選択し、UCF をインポートする機能を使用し、MIG v3.6 Virtex-6 FPGA QDRII+ デザインを新規作成すると、クロック信号が正しくインポートされず、有効なピン ロケーションが選択できなくなる可能性があります。

ソリューション

この問題が発生した場合は、使用可能なサイト ロケーションの 1 つを選択して、デザインを生成します。

生成されたピン配置を含む *.ucf ファイルを開き、クロック ピン配置を手動で変更します。

この問題は、ISE Design Suite 13.1 MIG v3.7 リリースで修正されています。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
38951 MIG v3.61 - ISE Design Suite 12.4 ~ 14.2 でのリリース ノートおよび既知の問題 N/A N/A
AR# 38940
日付 08/20/2014
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
IP
  • MIG