AR# 38951

MIG v3.61 - ISE Design Suite 12.4 ~ 14.2 でのリリース ノートおよび既知の問題

説明

このアンサーは、Virtex-5 およびそれ以前のデバイス ファミリに対し、ISE Design Suite 12.4 - 14.2 でリリースされている Memory Interface Generator (MIG) v3.61 のリリース ノードです。次の内容が記載されています。

  • 一般情報
  • ツール要件
  • 新機能
  • 修正点
  • 既知の問題

インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、『IP リリース ノート ガイド』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション

一般情報

MIG v3.61 は ISE Design Suite 12.4 から 14.2 で使用できます。

Spartan-3 ジェネレーション、Virtex-4、および Virtex-5 FPGA でサポートされるメモリ インターフェイスおよび周波数は、『Xilinx Memory Interface Generator (MIG) User Guide』 を参照してください。 
http://japan.xilinx.com/support/documentation/ip_documentation/ug086.pdf

Spartan-6 FPGA MCB でサポートされるメモリ インターフェイスおよび周波数は、『Spartan-6 FPGA Memory Controller User Guide』を参照してください。 
http://japan.xilinx.com/support/documentation/user_guides/ug388.pdf

Virtex-6 FPGA でサポートされるメモリ インターフェイスおよび周波数は、Virtex-6 FPGA のメモリ インターフェイス ソリューションのユーザー ガイドおよびデータシートを参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/ug406.pdf
http://japan.xilinx.com/support/documentation/ip_documentation/ds186.pdf

ソフトウェア要件 

  • ISE Design Suite 12.4
  • ISE Design Suite 13.1 ~ 14.2 (Virtex-5 以前のファミリ)
  • Synopsys Synplify Pro D-2010.03 SP1 をサポート 
  • Synopsys Synplify Pro E-2011.03 をサポート
  • 32 ビット/64 ビット XP Professional
  • 32 ビット/64 ビット Vista Business (12.4 のみ)
  • 32 ビット/64 ビット Windows Server 2008 (13.1 のみ)
  • 32 ビット/64 ビット Linux Red Hat Enterprise 4.0
  • 32 ビット/64 ビット Linux Red Hat Enterprise 5.0
  • 32 ビット/64 ビット SUSE Linux Enterprise 11

新機能

  • ISE Design Suite 12.4 をサポート
  • ISE Design Suite 13.1 ~ 14.2 をサポート (Virtex-5 以前のファミリ)
  • 低周波数用に MMCM 設定をアップデート

修正された問題
メモリ インターフェイス ソリューション ユーザー ガイド

  • UG406 に Virtex-6 QDR II+ SRAM デザインの Q/CQ および D/K 関係に対するトレース長要件を追加
    • CR 564807
  • UG416 にトラフィック ジェネレーターの CMD_PATTERN を変更する方法を説明
    • CR 558915
  • UG406 に PLL で IDELAYCTRL を駆動する方法を示す注記を追加
    • CR 566497
  • UG086 に Spartan-3、Virtex-4、および Virtex-5 のクラス選択に関する詳細を追加
    • CR 565600 および CR 566503

既知の問題
(ザイリンクス アンサー 51293) ISE Design Suite 14.2 に mig.exe ファイルがないため、MIG v3.61 が CORE Generator ツールで開かない

Virtex-6 MIG デザイン
(ザイリンクス アンサー 37968) MIG v3.6 Virtex-6 DDR2/DDR3 - BUFIO から BUFR への伝送タイミングをキャリブレートするための CLKDIV キャリブレーション ステージを追加
(ザイリンクス アンサー 37861) MIG v3.6、Virtex-6 DDR3 - マルチコントローラー VHDL デザインで RDIMM をターゲットにしているとシミュレーションでデータ エラーが見られる場合がある
(ザイリンクス アンサー 37863) MIG v3.6、Virtex-6 マルチコントローラー - FF1760 パッケージすべてでデフォルト バンクを選択するとマップ エラーが発生する
(ザイリンクス アンサー 37997) MIG v3.6 Virtex-6 DDR3 マルチコントローラー - CXT -1 デバイスでシングル コントローラーしか生成できない
(ザイリンクス アンサー 38083) MIG v3.6、Virtex-6 DDR3 - 基本パーツが x16 の UDIMM をターゲットにするとマルチコントローラー Verilog デザインのシミュレーションでエラーが発生する
(ザイリンクス アンサー 38104) MIG v3.6、Virtex-6 DDR3 - GUI で AXI RDIMM データ幅が選択できない
(ザイリンクス アンサー 38111) ランク サポートおよびハードウェア テストベンチ サポートに関して間違った記述がある
(ザイリンクス アンサー 38125) MIG v3.6、Virtex-6 DDR2/DDR3 - MIG v3.6、Virtex-6 DDR2/DDR3 - UCF のコメントが間違っている
(ザイリンクス アンサー 33440) MIG v3.2-3.6 Virtex-6 DDR2  - ODT がディスエーブルのときに (RTT_NOM = 0)、キャリブレーション直後に ODT が誤ってアサートされる
(ザイリンクス アンサー 38568) MIG v3.3-3.6、Virtex-6 DDR2/DDR3 - CK[0] および CK#[0] を CC ピンに配置する必要はない
(ザイリンクス アンサー 38939) MIG v3.6 Virtex-6 DDR3 - 位相検出器の IODELAY タップをデクリメントするデバッグ信号が間違っている
(ザイリンクス アンサー 38940) MIG v3.6 Virtex-6 QDRII+ - UCF をインポートする機能でクロック信号がインポートできない

Spartan-6 FPGA MCB
(ザイリンクス アンサー 36550) MIG v3.5、Spartan-6 MCB - Synplify で MIG 出力デザインに「port LOCKED does not exist」というエラー メッセージが表示される 
(ザイリンクス アンサー 38000) MIG v3.6 Spartan-6 MCB - 「WARNING:sim - ProjectMgmt - Circular Reference: work:Module|mux」という警告メッセージが表示される
(ザイリンクス アンサー 38696) MIG Spartan-6 - FPGA の一旦停止モードおよびセルフ リフレッシュ モードを使用すると MCB がリセットされる
(ザイリンクス アンサー 38651) MIG 3.6 Spartan-6 - DDR 終端に関する推奨事項
(ザイリンクス アンサー 38524) MIG Spartan-6 - ユーザー インターフェイスの最初のポートにしかデバッグ信号が追加されない
(ザイリンクス アンサー 38623) MIG Spartan-6 MCB - DDR2 モード、400Mbps で実行している MCB で ODT が遅れて出力される

Virtex-5 MIG デザイン
(ザイリンクス アンサー 50858) MIG Virtex-5 DDR2 デュアル ランク - ランクを切り替えると間違ってプリチャージが送信されデータ エラーが発生する
(ザイリンクス アンサー 41923) MIG v3.61 Virtex-5 DDR2 - MT47H512M8 で間違った COL_WIDTH が生成される

Spartan-3 ジェネレーション MIG デザイン 
(ザイリンクス アンサー 38105) MIG v3.3、Spartan-3A DDR2 - XC3S400a-FT256 デバイスをターゲットにした場合に dqs_int_delay_in ネットの MAXDELAY 制約がエラーになる
(ザイリンクス アンサー 44811) MIG v3.61 Spartan-3E DDR - UCF を検証するときのサンプル/ユーザー デザインの警告

アンサー レコード リファレンス

サブアンサー レコード

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
44811 MIG 3.61 Spartan-3E DDR - UCF を検証するときのサンプル/ユーザー デザインの警告 N/A N/A
41923 MIG v3.61 Virtex-5 DDR2 - MT47H512M8 で間違った COL_WIDTH が生成される N/A N/A
37861 MIG v3.6-v3.61 、Virtex-6 DDR3 - マルチコントローラー VHDL デザインで RDIMM をターゲットにしているとシミュレーションでデータ エラーが発生する N/A N/A
37863 MIG v3.6-v3.7、Virtex-6 マルチコントローラー - FF1760 パッケージすべてでデフォルト バンクを選択するとマップ エラーが発生する N/A N/A
38000 MIG v3.6-v3.7 Spartan-6 MCB - 「WARNING:sim - ProjectMgmt - Circular Reference: work:Module|mux」という警告メッセージが表示される N/A N/A
37997 MIG v3.6-v3.61 Virtex-6 DDR3 Multi-Controller - CXT -1 デバイスでシングル コントローラーしか生成できない N/A N/A
38083 MIG v3.6-v3.61、Virtex-6 DDR3 - 基本パーツが x16 の UDIMM をターゲットにするとマルチコントローラー Verilog デザインのシミュレーションでエラーが発生する N/A N/A
38104 MIG v3.6-v3.7、Virtex-6 DDR3 - GUI で AXI RDIMM データ幅が選択できない N/A N/A
38105 MIG v3.3、Spartan-3A DDR2 - XC3S400a-FT256 デバイスをターゲットにした場合に dqs_int_delay_in ネットの MAXDELAY 制約がエラーになる N/A N/A
38111 MIG v3.6-v3.61、Virtex-6 DDR2/DDR3 - ランク サポートおよびハードウェア テストベンチ サポートに関して間違った記述がある N/A N/A
38125 MIG v3.6、Virtex-6 DDR2/DDR3 - UCF のコメントが間違っている N/A N/A
33440 MIG v3.2 ~ 3.61、Virtex-6 DDR2 - ODT がディスエーブルのときに (RTT_NOM = 0)、キャリブレーション直後に ODT が誤ってアサートされる N/A N/A
38568 MIG v3.3 ~ 3.61 Virtex-6 DDR2/DDR3 - CK[0] および CK#[0] を CC ピンに配置する必要はない N/A N/A
38939 MIG v3.6-v3.61、Virtex-6 DDR3 - 位相検出器の IODELAY タップをデクリメントするデバッグ信号が間違っている N/A N/A
38940 MIG v3.6 Virtex-6 QDRII+ - UCF をインポートする機能でクロック信号がインポートできない N/A N/A
38651 MIG 3.6 Spartan-6 - DDR 終端に関する推奨事項 N/A N/A
38524 MIG Spartan-6 - ユーザー インターフェイスの最初のポートにしかデバッグ信号が追加されない N/A N/A
38623 MIG Spartan-6 MCB - DDR2 モード、400Mbps で実行している MCB で ODT が遅れて出力される N/A N/A
38132 Virtex-6 FPGA MMCM デザイン アドバイザリ - MMCM の BANDWIDTH 属性要件 N/A N/A
38731 MIG v3.5-v3.91、Virtex-6 DDR3 - シミュレーション - キャリブレーションを ''SKIP'' に設定するとサンプル デザインでエラーが発生する N/A N/A
AR# 38951
日付 08/19/2014
ステータス アクティブ
種類 リリース ノート
IP