UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 38957

Virtex-4/-5/-6 - Vin レベルがデータシートで推奨される動作条件を超えていると、差動ペア間に小さいリーク パスが存在する

説明


Virtex-4 または Virtex-5 で入力電圧が入力電圧仕様 (Vin) を超えていると、差動ペアがどのようにコンフィギュレーションされているかにかかわらず、P から N ピンに小さなリーク パスが存在します。

たとえば、ピンのペアを LVCMOS_25 入力として設定し、P ピンに 10K のプルアップ抵抗を付け、N ピンは駆動されるようにして大きな負の電圧がかかるようにすると、P から N への uA 単位のリークにより、P ピンでプルアップのレベルが低下することがあります。

ソリューション


Virtex-4、Virtex-5、および Virtex-6 デバイスのユーザー I/O ピンは、差動ピン ペアとして使用できます。各差動ピン ペアの 2 つのピンの間に、差動終端抵抗のように動作するプログラマブル回路があります。この回路は、差動信号伝送アプリケーションで DIFF_TER 属性を使用してイネーブルにできますが、デフォルトではディスエーブルになっています。

差動ペアの 1 つのピンが、デバイス ファミリのデータシートに記述されている推奨動作条件の Vin 仕様の範囲外の電圧とインターフェイスすると、I/O のコンフィギュレーションにかかわらず、ペアの間に少量のリークが発生することがあります。データシート仕様の範囲内で動作している場合は、ピン リーク (IL) は仕様に違反しません。

過剰のリークを回避するには、次のようにします。
  1. すべてのピンが Vin 仕様内であるようにします。
  2. より強いプルアップ抵抗を使用します。オーバーシュート/アンダーシュートが大きくなると、リーク パスが強くなります。
AR# 38957
作成日 07/29/2011
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Virtex-4 FX
  • Virtex-4 LX
  • Virtex-4 QPro/R
  • More
  • Virtex-4 SX
  • Virtex-5 FXT
  • Virtex-5 LX
  • Virtex-5 LXT
  • Virtex-5 SXT
  • Virtex-5 TXT
  • Virtex-5Q
  • Virtex-5QV
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less