2. サポート
  3. AR# 3904: M1.5 LogiBLOX - A new file extension (.ngc) is introduced for the implementation netlist.
  4. AR# 39046: Spartan-6 IODELAY2 - 遅いデータ エッジおよび早いデータ エッジのタイミング解析

AR# 39046

Spartan-6 IODELAY2 - 遅いデータ エッジおよび早いデータ エッジのタイミング解析

説明

このアンサーでは、(ザイリンクス アンサー 38408) にあるように IODELAY2 のエラッタに関する問題である、早いデータ エッジおよび遅いデータ エッジに対処するためのタイミング制約使用方法を説明します。

ソリューション


遅いデータ エッジのタイミング解析

データ パスに IDELAY がある場合、タイミング解析ツールではサポートがないので、セットアップ解析でのこの追加データ パス遅延を含めるのにOFFSET IN を 350ps 減らします。

#base constraints:
NET "Clock_In" TNM_NET = Clock_In;
TIMESPEC TS_Clock_In = PERIOD "Clock_In" 5 ns HIGH 50%;

#original constraint:
NET "Data_In" OFFSET = IN 4.00 ns VALID 5 ns BEFORE "Clock_In";

#modified constraint:
NET "Data_In" OFFSET = IN 3.65 ns VALID 5 ns BEFORE "Clock_In"; #Subtracted the 350ps from 4ns

クロック パスに IDELAY がある場合、、タイミング解析ツールではサポートがないので、ホールド解析でのこの追加クロック パス遅延を含めるのにOFFSET IN を 350ps 増やします。

#base constraints:
NET "Clock_In" TNM_NET = Clock_In;
TIMESPEC TS_Clock_In = PERIOD "Clock_In" 5 ns HIGH 50%;

#original constraint:
NET "Data_In" OFFSET = IN 4.00 ns VALID 5 ns BEFORE "Clock_In";

#modified constraint:
NET "Data_In" OFFSET = IN 4.35 ns VALID 5 ns BEFORE "Clock_In"; #Add the 350ps to 4ns, to move the hold time

*ODELAY が使用されている場合は、OFFSET IN を OFFSET OUT に変更し、それ以外のルールは同じように適用します。

早いデータ エッジのタイミング解析

早いデータ エッジのタイミング解析 (ODELAY モードのみで見られる) では、OFFSET OUT を 350ps 増やし (IODELAY2 がデータ パスで使用されている場合)、 OFFSET OUT を 350ps 減らします (IODELAY2 がクロック パスで使用されている場合)。これは遅いデータ エッジに対して行う処理と逆です。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
46791 Spartan-6 FPGA デザイン アシスタント - 一般的なデバイスの問題のトラブルシュート N/A N/A
41083 Spartan-6 IODELAY2 のデザイン アドバイザリ - 新しいマスク リビジョン シリコンの IODELAY2 データ レートおよび対応ビット エラー レート N/A N/A
38408 Spartan-6 のデザイン アドバイザリ - IODELAY2 のエッジ遅延が早い/遅い、またはシングル データ ビットが破損する N/A N/A
AR# 39046
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス