AR# 39046

Spartan-6 IODELAY2 - 遅いデータエッジおよび早いデータエッジのタイミング解析

説明

このアンサーでは、(ザイリンクスアンサー 38408) にあるように IODELAY2 のエラッタに関する問題である、早いデータエッジおよび遅いデータエッジに対処するためのタイミング制約使用方法を説明します。

ソリューション

遅いデータエッジのタイミング解析

データパスに IDELAY がある場合、タイミング解析ツールではサポートがないので、セットアップ解析でのこの追加データパス遅延を含めるのにOFFSET IN を 350ps 減らします。

#base constraints:
NET "Clock_In" TNM_NET = Clock_In;
TIMESPEC TS_Clock_In = PERIOD "Clock_In" 5 ns HIGH 50%;

#original constraint:
NET "Data_In" OFFSET = IN 4.00 ns VALID 5 ns BEFORE "Clock_In";

#modified constraint:
NET "Data_In" OFFSET = IN 3.65 ns VALID 5 ns BEFORE "Clock_In"; #Subtracted the 350ps from 4ns

クロックパスに IDELAY がある場合、、タイミング解析ツールではサポートがないので、ホールド解析でのこの追加クロックパス遅延を含めるのにOFFSET IN を 350ps 増やします。

#base constraints:
NET "Clock_In" TNM_NET = Clock_In;
TIMESPEC TS_Clock_In = PERIOD "Clock_In" 5 ns HIGH 50%;

#original constraint:
NET "Data_In" OFFSET = IN 4.00 ns VALID 5 ns BEFORE "Clock_In";

#modified constraint:
NET "Data_In" OFFSET = IN 4.35 ns VALID 5 ns BEFORE "Clock_In"; #Add the 350ps to 4ns, to move the hold time

*ODELAY が使用されている場合は、OFFSET IN を OFFSET OUT に変更し、それ以外のルールは同じように適用します。

早いデータエッジのタイミング解析

早いデータエッジのタイミング解析 (ODELAY モードのみで見られる) では、OFFSET OUT を 350ps 増やし (IODELAY2 がデータパスで使用されている場合)、 OFFSET OUT を 350ps 減らします (IODELAY2 がクロックパスで使用されている場合)。これは遅いデータエッジに対して行う処理と逆です。

このアンサーレコードはお役に立ちましたか?

アンサーレコードリファレンス

関連アンサーレコード

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
46791	Spartan-6 FPGA デザインアシスタント - 一般的なデバイスの問題のトラブルシュート	N/A	N/A
41083	Spartan-6 IODELAY2 のデザインアドバイザリ - 新しいマスクリビジョンシリコンの IODELAY2 データレートおよび対応ビットエラーレート	N/A	N/A
38408	Spartan-6 のデザインアドバイザリ - IODELAY2 のエッジ遅延が早い/遅い、またはシングルデータビットが破損する	N/A	N/A

AR# 39046
日付	12/15/2012
ステータス	アクティブ
種類	一般
デバイス	Spartan-6 LX Spartan-6 LXT

このページをブックマークに追加

AR# 39046

Spartan-6 IODELAY2 - 遅いデータ エッジおよび早いデータ エッジのタイミング解析

説明

ソリューション

アンサー レコード リファレンス

関連アンサー レコード

Spartan-6 IODELAY2 - 遅いデータエッジおよび早いデータエッジのタイミング解析

アンサーレコードリファレンス

関連アンサーレコード