UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 39063

Spartan-6 FPGA Integrated Block for PCI Express - trn_reset_n/user_reset_out(AXI) が sys_reset_n の後にアサートされない

説明

問題のあったバージョン : v1.1; v2.1
修正されたバージョンやその他の既知の問題は、(ザイリンクス アンサー 45702) を参照してください。

『Spartan-6FPGA Integrated Block User Guide』には、trn_reset_n/user_reset_out(AXI) は sys_reset_n と同時にアサートする必要があると記述されています。しかし、シミュレーション中に sys_reset_n がアサートされても、trn_reset_n/user_reset_out(AXI) は約 4 ミクロ秒間アサートされません。これはハードウェアでも発生します。

ソリューション


この差はスタートアップ (タイム 0) でのみ発生し、コンフィギュレーション中に出力に競合がないようにするブロック内のにあるロジックが原因で発生します。初期スタートアップの後、sys_reset_n をアサートすると、trn_reset_n/user_reset_out(AXI) も同時にアサートされます。この動作は予期されたものです。

改訂履歴
2012/01/18 - アンサー 45072 に修正バージョン情報を追加
2011/07/06 - v2.3 用に更新
2010/12/11 - 初版

注記 : 「問題のあるバージョン」は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
37939 Spartan-6 FPGA Integrated Block Wrapper for PCI Express (AXI) - v2.1 で修正された問題 N/A N/A

関連アンサー レコード

AR# 39063
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
IP
このページをブックマークに追加