AR# 39128

MIG Virtex-6 および Spartan-6 v3.7 - ISE Design Suite 13.1 でのリリース ノートおよび既知の問題

説明

このアンサーは、ISE Design Suite 13.1 でリリースされた Memory Interface Generator (MIG) v3.7 のリリース ノートで、次の情報が記載されています。
  • 一般情報  
  • ソフトウェア要件 
  • 新機能  
  • 修正された問題 
  • 既知の問題  
インストール手順、CORE Generator の一般的な既知の問題、デザイン ツール要件は、『IP Release Notes Guide』を参照してください。
http://japan.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

ソリューション

一般情報

MIG v3.7 は ISE Design Suite 13.1 から使用できます。

Spartan-6 FPGA MCB でサポートされているメモリ インターフェイスおよび周波数の一覧は『Spartan-6 FPGA Memory Controller User Guide』および『Memory Interface Solutions User Guide』を参照してください。  

http://japan.xilinx.com/support/documentation/user_guides/ug388.pdf
http://japan.xilinx.com/support/documentation/ip_documentation/ug416.pdf

Virtex-6 FPGA でサポートされているメモリ インターフェイスおよび周波数の一覧は『Virtex-6 FPGA Memory Interface Solutions User Guide』およびデータシートを参照してください。 

http://japan.xilinx.com/support/documentation/ip_documentation/ug406.pdf
http://japan.xilinx.com/support/documentation/ip_documentation/ds186.pdf

MIG の一般的なデザインおよびトラブルシューティングについては、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) を参照してください。その他の FPGA の MIG コアにかんんする情報は、『IP リリース ノート ガイド』 から該当する MIG のリリース ノートおよび既知の問題のアンサーを参照してください。

ソフトウェア要件

 

  • ISE Design Suite 13.1
  • Synopsys Synplify Pro E-2011.03 をサポート
  • 32 ビット/64 ビット Windows XP Professional
  • 32 ビット/64 ビット Windows 7 Professional
  • 32 ビット/64 ビット Windows Server 2008
  • 32 ビット/64 ビット Linux Red Hat Enterprise 4.0
  • 32 ビット/64 ビット Linux Red Hat Enterprise 5.0
  • 32 ビット/64 ビット SUSE Linux Enterprise 11

新機能

  • ISE Design Suite 13.1 をサポート
  • Virtex-6 DDR2/3 SDRAM デザインの AXI4 スレーブ インターフェイスのトラフィック ジェネレーターをサポート
  • Spartan-6 デザインの AXI4 スレーブ インターフェイスのトラフィック ジェネレーターをサポート

修正点


MIG ユーザー ガイド

  • UG406 : UI 信号記述で dfi_init_complete ではなく phy_init_done を使用
    • CR 569596
  • UG406 : デザインで使用されているクロックの詳細を説明
    • CR 569627
  • UG416 : シミュレーション専用デバッグ信号の検索方法の詳細を追加
    • CR 573636
  • UG406 : 差動 P-N ペアは CK[0] および CK#[0] ピン用で CC ピンではないので、Virtex-6 インターフェイスの CK[0] および CK#[0] に関連した記述を削除
    • CR 578476
  • UG406 : VREF ピンは現在のアルゴリズムに予約されていないため、すべての Virtex-6 インターフェイスの VREF ピンの予約についての参照を削除
    • CR 578997
  • UG406 : デバッグ ポート、dbg_inc_rd_fps および dbg_dec_rd_fps の情報を提供
    • CR 579023
  • UG406 : ISERDES のクロック ドメイン伝送点についての注記に詳細を追加
    • CR 582952

MIG ツール

  • MIG の計算精度を小数点以下 2 桁から 1ps に変更
    • CR 574296
  • システム クロック ピンの固定ピン配置選択に UCF を読み込むときの問題を修正
    • CR 576241
  • メモリ アドレス マッピング選択 GUI に ROW_BANK_COLUMN および BANK_ROW_COLUMN のオプションを追加
    • CR 577406
  • CK[0] および CK#[0] ピンは差動 P-N ペア用で CC ペアではないので、CK[0] および CK#[0] に関連するバンク選択ページにある記述を修正
    • CR 578477 および CR 578475
  • 固定ピン配置選択で、DRC ウィンドウが MIG メイン ウィンドウにアクセスしているときに開きます。
    • CR 563876
  • 固定ピン配置選択で、Virtex-6 デザインに対し外側の列でシステム制御ピンを選択できます。
    • CR 563873

Virtex-6 FPGA

  • DDR2 SDRAM の固定ピン配置オプション (UCF のインポート) の問題を修正
    • CR 582342
  • QDRII+ SRAM デザインに対し新しいサムソン パーツのサポートを追加
    • CR 582394
  • DDR3 SDRAM および DDR2 SDRAM インターフェイスのユーザー デザイン シミュレーションの問題を修正
    • CR 586688
  • DDR3 SDRAM および DDR2 SDRAM インターフェイスでバンクの数が 4 よりも大きい値になると、x16 コンポーネントのシミュレーションで tRC 違反が発生した問題を修正
    • CR 588013
  • x4 コンポーネントを使用して生成された UCF を検証し、有効な DQS_LOC_COLn および nDQS_COL パラメーターを提供。この結果、複数の接続で配線ができなくなるという問題が解決されました。
    • CR 584674

Spartan-6 FPGA

  • セルフ リフレッシュ モードが正しく終了しない
    • CR 576656
  • MCB の一時停止で MCB がリセットされ、パワーアップ再キャリブレーションが発生
    • CR 579077
  • コンフィギュレーションに ZIO が必要な場合にのみ RZQ および ZIO サイトが重複されていることを確認
    • CR 574451
既知の問題

Virtex-6 FPGA MIG
(ザイリンクス アンサー 37863) MIG v3.6-v3.7、Virtex-6 マルチコントローラー - すべての FF1760 パッケージでデフォルトのバンクを選択するとマップ エラーが発生する
(ザイリンクス アンサー 38104) MIG v3.6-v3.7、Virtex-6 DDR3 - GUI で AXI RDIMM データ幅が選択できない
(ザイリンクス アンサー 38731) MIG v3.5-v3.91、Virtex-6 DDR3 - シミュレーション - キャリブレーションを ''SKIP'' に設定するとサンプル デザインでエラーが発生する
(ザイリンクス アンサー 40468) MIG v3.7 Virtex-6 AXI - [Verify UCF and Update Design and UCF] が MIG v3.61 デザインで使用できない
(ザイリンクス アンサー 40311) MIG v3.7 Virtex-6、Spartan-6 - Synplify E-2010.09-1-SP2 をサポートするための UCF での変更
(ザイリンクス アンサー 41768) MIG v3.7 Virtex-6 DDR2/DDR3 - ISE シミュレータを使用しているとコンパイル中に AXI シミュレーションにエラーが発生する
(ザイリンクス アンサー 42195) MIG v3.7 Virtex-6 DDR2/DDR3 - ECC を有効にしたデザインで、app_correct_en が正しく駆動されず、ECC が動作しない
(ザイリンクス アンサー 42198) MIG v3.7 Virtex-6 DDR2/DDR3 - ECC がイネーブルになっているデザインで app_wdf_mask が正しく駆動されない
(ザイリンクス アンサー 42233) MIG v3.7-v3.8 Virtex-6 RLDRAM II - アドレス多重化を使用するとアドレス幅が変わらない
(ザイリンクス アンサー 42320) MIG Virtex-6 および MIG 7 Series v1.1、DDR3 RDIMM - 列のアドレス幅が間違っている
(ザイリンクス アンサー 41653) MIG v3.7-v3.8 Virtex-6 DDR3 - cmd_gen.vhd のトラフィック ジェネレーターのアドレス データ マスクが一貫していない
 
(ザイリンクス アンサー 41608) MIG v3.7 Virtex-6 DDR3 - 書き込みデータ FIFO が準備完了でも app_wdf_wren が Low に保持される
(ザイリンクス アンサー 41444) MIG v3.61-v3.7 Virtex-6 HXT DDR2/DDR3 - BUFR / RSYNC / IODELAY 列の制約
(ザイリンクス アンサー 40741) MIG v3.61-v3.7 Virtex-6 QDRII+ - 「WARNING:PhysDesignRules:2282 - Invalid configuration (incorrect pin connections and/or modes) on block...」という警告メッセージが表示される
(ザイリンクス アンサー 39423) MIG v3.6 ~ v3.91 Virtex-6 DDR2/DDR3/QDRII+ - コントローラー I/O で VRN/VRP ピンが使用され、DCI カスケード用に別のバンクが必要になる
(ザイリンクス アンサー 41965) MIG v3.7 Virtex-6 DDR2/DDR3 - HAMMER データ パターンが正しくシミュレーションされない
(ザイリンクス アンサー 41918) MIG v3.8 Virtex-6 DDR2/DDR3 - トラフィック ジェネレーターでほかのデータまたはコマンド パターンがシミュレーションされない
(ザイリンクス アンサー 41652) MIG v3.7 ~ v3.8 Virtex-6 DDR3 - Traffic Generator の error_status に正しい値がラッチされない
(ザイリンクス アンサー 35750) MIG v3.4 ~ v3.8 Virtex-6 QDRII+ - QVLD 信号が未接続になる
(ザイリンクス アンサー 35566) MIG Virtex-6-DDR3 - シミュレーションでバースト長 OTF (オンザフライ) がサポートされない
 

Spartan-6 FPGA 
(ザイリンクス アンサー 36550) MIG v3.5、Spartan-6 MCB - Synplify で MIG 出力デザインに「port LOCKED does not exist」というエラー メッセージが表示される
(ザイリンクス アンサー 38000) MIG v3.6-v3.7 Spartan-6 MCB - 「WARNING:sim - ProjectMgmt - Circular Reference: work:Module|mux」という警告メッセージが表示される
(ザイリンクス アンサー 38651) MIG 3.6 Spartan-6 - DDR 終端に関する推奨事項
(ザイリンクス アンサー 38524) MIG Spartan-6 - ユーザー インターフェイスの最初のポートにしかデバッグ信号が追加されない
(ザイリンクス アンサー 38623) MIG Spartan-6 MCB - DDR2 モード、400Mbps で実行している MCB で ODT が遅れて出力される
(ザイリンクス アンサー 40385) MIG Spartan-6 MCB - ユーザー インターフェイス クロックとキャリブレーション クロックの比率が奇数の場合、クロック ドメインの乗せ換えでタイミング違反が発生する
(ザイリンクス アンサー 40311) MIG v3.7 Virtex-6、Spartan-6 - Synplify E-2010.09-1-SP2 をサポートするための UCF での変更
(ザイリンクス アンサー 40557) MIG v3.7 Spartan-6 MCB - マルチコントローラーのサンプル デザインですべてのユーザー ロジック クロックが接続されない場合がある

改訂履歴
2011/6/8 - 既知の問題のアンサー 41653 を追加
2011/6/8 - 既知の問題のアンサー 41608 を追加
2011/6/8 - 既知の問題のアンサー 41444 を追加
2011/6/8 - 既知の問題のアンサー 40741 を追加
2011/6/8 - 既知の問題のアンサー 39423 を追加
2011/6/16 - 既知の問題のアンサー 41965 を追加
2011/6/16 - 既知の問題のアンサー 41652 を追加
2011/6/16 - 既知の問題のアンサー 41918 を追加
2011/6/16 - 既知の問題のアンサー 35750 を追加

アンサー レコード リファレンス

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42195 MIG v3.7 Virtex-6 DDR2/DDR3 - ECC を有効にしたデザインで、app_correct_en が正しく駆動されず、ECC が動作しない N/A N/A
41918 MIG v3.8 Virtex-6 DDR2/DDR3 - トラフィック ジェネレーターでほかのデータまたはコマンド パターンがシミュレーションされない N/A N/A
41608 MIG v3.7 Virtex-6 DDR3 - 書き込みデータ FIFO が準備完了でも app_wdf_wren が Low に保持される N/A N/A
41275 MIG v3.7 - シミュレーションで Virtex-6 AXI インターフェイスに対してトラフィック ジェネレーターが機能しない N/A N/A
40468 MIG v3.7 Virtex-6 AXI - [Verify UCF and Update Design and UCF] が MIG v3.61 デザインで使用できない N/A N/A
40311 MIG v3.7 Virtex-6、Spartan-6 - Synplify E-2010.09-1-SP2 をサポートするための UCF での変更 N/A N/A
39423 MIG v3.6 ~ v3.91 Virtex-6 DDR2/DDR3/QDRII+ - コントローラー I/O で VRN/VRP ピンが使用され、DCI カスケード用に別のバンクが必要になる N/A N/A
38731 MIG v3.5-v3.91、Virtex-6 DDR3 - シミュレーション - キャリブレーションを ''SKIP'' に設定するとサンプル デザインでエラーが発生する N/A N/A
38104 MIG v3.6-v3.7、Virtex-6 DDR3 - GUI で AXI RDIMM データ幅が選択できない N/A N/A
37863 MIG v3.6-v3.7、Virtex-6 マルチコントローラー - FF1760 パッケージすべてでデフォルト バンクを選択するとマップ エラーが発生する N/A N/A
35750 MIG v3.4 ~ v3.8 Virtex-6 QDRII+ - QVLD 信号が未接続になる N/A N/A
35566 MIG Virtex-6-DDR3 - シミュレーションでバースト長 OTF (オンザフライ) がサポートされない N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42195 MIG v3.7 Virtex-6 DDR2/DDR3 - ECC を有効にしたデザインで、app_correct_en が正しく駆動されず、ECC が動作しない N/A N/A
41965 MIG v3.7 Virtex-6 DDR2/DDR3 - HAMMER データ パターンが正しくシミュレーションされない N/A N/A
41918 MIG v3.8 Virtex-6 DDR2/DDR3 - トラフィック ジェネレーターでほかのデータまたはコマンド パターンがシミュレーションされない N/A N/A
41653 MIG v3.7-v3.8 Virtex-6 DDR3 - cmd_gen.vhd のトラフィック ジェネレーターのアドレス データ マスクが一貫していない N/A N/A
41652 MIG v3.7 ~ v3.8 Virtex-6 DDR3 - Traffic Generator の error_status に正しい値がラッチされない N/A N/A
40741 MIG v3.61-v3.7 Virtex-6 QDRII+ - 「WARNING:PhysDesignRules:2282 - Invalid configuration (incorrect pin connections and/or modes) on block...」という警告メッセージが表示される N/A N/A
40557 MIG v3.7 Spartan-6 MCB - マルチコントローラーのサンプル デザインですべてのユーザー ロジック クロックが接続されない場合がある N/A N/A
40468 MIG v3.7 Virtex-6 AXI - [Verify UCF and Update Design and UCF] が MIG v3.61 デザインで使用できない N/A N/A
40311 MIG v3.7 Virtex-6、Spartan-6 - Synplify E-2010.09-1-SP2 をサポートするための UCF での変更 N/A N/A
37863 MIG v3.6-v3.7、Virtex-6 マルチコントローラー - FF1760 パッケージすべてでデフォルト バンクを選択するとマップ エラーが発生する N/A N/A
38104 MIG v3.6-v3.7、Virtex-6 DDR3 - GUI で AXI RDIMM データ幅が選択できない N/A N/A
38000 MIG v3.6-v3.7 Spartan-6 MCB - 「WARNING:sim - ProjectMgmt - Circular Reference: work:Module|mux」という警告メッセージが表示される N/A N/A
38524 MIG Spartan-6 - ユーザー インターフェイスの最初のポートにしかデバッグ信号が追加されない N/A N/A
38623 MIG Spartan-6 MCB - DDR2 モード、400Mbps で実行している MCB で ODT が遅れて出力される N/A N/A
38651 MIG 3.6 Spartan-6 - DDR 終端に関する推奨事項 N/A N/A
35750 MIG v3.4 ~ v3.8 Virtex-6 QDRII+ - QVLD 信号が未接続になる N/A N/A
40385 MIG Spartan-6 MCB - ユーザー インターフェイス クロックおよびキャリブレーション クロックの比率が奇数の場合タイミング違反がクロック ドメインをまたがって発生する N/A N/A
39423 MIG v3.6 ~ v3.91 Virtex-6 DDR2/DDR3/QDRII+ - コントローラー I/O で VRN/VRP ピンが使用され、DCI カスケード用に別のバンクが必要になる N/A N/A
38731 MIG v3.5-v3.91、Virtex-6 DDR3 - シミュレーション - キャリブレーションを ''SKIP'' に設定するとサンプル デザインでエラーが発生する N/A N/A
AR# 39128
日付 11/06/2014
ステータス アクティブ
種類 リリース ノート
デバイス 詳細 概略
IP