AR# 39164

Virtex-6 Integrated Block for PCI Express のデザイン アドバイザリ - MMCM の BANDWIDTH 属性を Low に設定する必要がある

説明

問題のあるバージョン : v2.1、v1.1
修正されたバージョンおよびその他の既知の問題は、(ザイリンクス アンサー 45723) を参照してください。

ISE 12.3 またはそれ以前のバージョンを使用していると、MMCM の BANDWIDTH 設定がデフォルトで間違った値に設定され、出力クロックでの位相に差が出る可能性があります。これは、ISE 12.3 またはそれ以前のバージョンを使用している限り、ES シリコンをターゲットにする v1.3 rev 2 を含むすべてのバージョンに影響します。この問題の一般情報は、(ザイリンクス アンサー 38132) を参照してください。

ソリューション


ラッパーで BANDWIDTH 属性が明示的に設定されず、ツールで値をデフォルト値に設定されます。しかし、ISE 12.3 またはそれ以前のバージョンでは、ツールで間違った値に設定されます。

この問題を修正するには、pcie_clocking.v[hd] を変更し、BANDWIDTH 属性を MMCM_ADV インスタンスにあるパラメーター リストに追加します。この問題は ISE 12.4 で修正される予定で、BANDWIDTH 属性はデフォルトで正しい値に設定されます。ISE 12.4 以降のバージョンを使用する場合は、pcie_clocking.v[hd] に変更を加える必要はありません。

これは、このコアでサポートされているすべてのリファンレンス クロック周波数 (100MHz、125MHz、250MHz) を対象にしています。250MHz を対象にしているのは、DIVCLK_DIVIDE が 2 に設定されているため位相周波数検出器の実際の入力クロック周波数は 125MHz だからです。

Verilog

MMCM_ADV #(

.BANDWIDTH(''LOW''),

//5 for 100 MHz , 4 for 125 MHz , 2 for 250 MHz
.CLKFBOUT_MULT_F (mmcm_clockfb_mult),
etc...

) mmcm_adv_i (...etc...


VHDL

mmcm_adv_i : MMCM_ADV
generic map (

BANDWIDTH => ''LOW'',

--5 for 100 MHz , 4 for 125 MHz , 2 for 250 MHz
CLKFBOUT_MULT_F =>mmcm_clockfb_mult,

etc... )
port map ( ...etc...

デザインを再インプリメントできない場合は、FPGA Editor を使用し、MMCM 属性を変更し、タイミング解析を再実行し、ビットストリームを再生成してください。詳細は、(ザイリンクス アンサー 38132) を参照してください。

改訂履歴
2012/01/18 - アンサー 45723 に修正バージョン情報を追加
2011/07/05 - タイトルをアップデート
2010/12/10 - 影響のあるバージョンについての説明に注記を追加
2010/11/17 - 初版

注記 : 「問題のあったバージョン」は、問題が最初に発生したバージョンがリストされます。問題はそれより以前のバージョンでも発生していた可能性がありますが、古いバージョンではそれを検証するテストは実行されていませんでした。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45723 Virtex-6 FPGA Integrated Block for PCI Express - AXI インターフェイスの全バージョンのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

AR# 39164
日付 05/20/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス 詳細 概略
IP