AR# 39353

Virtex-6 FPGA Integrated Block Wrapper for PCI Express - v2.2 で修正された問題

説明

このアンサーには Virtex-6 FPGA Integrated Block v2.2 Wrapper for PCI Express で修正された問題がリストされています。これはこのバージョンのコアの readme.txt にもリストされています。これらの問題は、前のバージョンのコアからのアップデートにより修正されています。

ここに挙げられていない既知の問題や修正された問題については、(ザイリンクス アンサー 45723) を参照してください。

ソリューション

修正された問題
  • VHDL ソース コードの生成をサポート
    • CR 575119
    • VHDL ソース コードの生成がサポートされるようになりました。デザイン例、テストベンチおよびシミュレーション、インプリメンテーション スクリプトも含まれます。
  • スピード グレード -2 のデバイスで 8 レーン Gen2 エンドポイント コンフィギュレーション
    • CR 581873
    • スピード グレード -2 のデバイスで 8 レーン Gen2 エンドポイント コンフィギュレーションは、パフォーマンス レベルが High のものに制限されています。パフォーマンス レベルが Good のブロック RAM はこのコンフィギュレーションに必要な 500MHz で実行することができません。
  • GUI のレガシー割り込みオプションに基づいてINTERRUPT_PIN 属性をアップデート
    • CR 581046
    • レガシ割り込みオプションがオフになっていると INTERRUPT_PIN 属性がアップデートされなかった問題は修正されました。
  • フラット フローでタイミング パスが無視されるが、階層フローでは解析される
    • CR 576025
    • 8 レーン Gen2 コンフィギュレーションのタイミング改善 : タイミング無視 (TIG) が sel_lnk_rate パスに追加されました。 このパスは階層フローで解析されていたのでタイミングを満たすことができませんでした。
改訂履歴
2012/01/18 - 既知の問題をすべて 1 つのアンサーにまとめるためフォーマットを変更し、アンサー 45723 への参照を追加。ここにリストされていた問題はアンサー 45723 へすべて移動。
02/14/2011 - アンサー 39456 および 40637 を追加
01/03/2011 - 一般情報、新機能、デバイス サポートのセクションを追加
12/24/2010 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45723 Virtex-6 FPGA Integrated Block for PCI Express - AXI インターフェイスの全バージョンのリリース ノートおよび既知の問題 N/A N/A

サブアンサー レコード

関連アンサー レコード

AR# 39353
日付 05/20/2012
ステータス アクティブ
種類 リリース ノート
デバイス 詳細 概略
IP