UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 39391

Virtex6 GTX- GTXTEST が二度リセットされた後の TXRESET のアサート

説明

基準クロックを使用して TXUSRCLK および TXUSRCLK2 を生成する場合、GTXTEST[1] がアサートされると TX バッファーはオーバーフローします。これは正しい動作ですか。また回避策はありますか。

ソリューション

『Virtex-6 GTX トランシーバー ユーザー ガイド』 (UG366) には、TX 出力クロック分周器 TXPLL_DIVSEL_OUT を /2 または /4 に設定する場合に、この出力クロック分周器を GTXTEST[1] ポートを用いて二度リセットする要件が記載されています。デザイン要件により、TXUSRCLK および TXUSRCLK2 が TXOUTCLK からではなく、基準クロックから直接生成される場合があります。この場合もユーザーは、GTXTEST[1] ポートを使用して TX 出力クロック分周器を二度リセットする必要があります。TXBUFSTATUS が 11 となるのは予想されている動作で、GTXTEST[1] のアサート中に TX バッファーがオーバーフローしていることを示します。二度のリセットの最後に TXRESET をトグルし、TX バッファーをクリアすることを推奨します。
AR# 39391
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 LXT
このページをブックマークに追加