UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 39423

MIG v3.6 ~ v3.91 Virtex-6 DDR2/DDR3/QDRII+ - コントローラー I/O で VRN/VRP ピンが使用され、DCI カスケード用に別のバンクが必要になる

説明

バンクで使用されているデータ信号がほとんどなく、ほかにも使用可能な I/O が多数あるにもかかわらず、MIG で I/O がバンクの VRN/VRP ピンに配置されることがあります。

内部 Vref がディスエーブルの場合、このバンクを DCI カスケード用にスレーブ バンクとして使用する必要があり、バンクの残りの I/O の使用が制限されることがあります。

ソリューション

この配置が好ましくない場合は、デフォルトのピン配置を使用して MIG デザインを生成し、生成された *.ucf 制約ファイルを手動で変更します。

その後、MIG で生成された mig.prj および変更した *.ucf に MIG GUI の [Verify UCF and Update Design and UCF] フローを使用します。

これで、ピン配置の変更が検証され、新しいピン配置に従って MIG デザインが再生成されます。

VRP/VRN をいつ GPIO として使用できるかの詳細は、(ザイリンクス アンサー 38926) を参照してください。

この動作は、ISE 14.1 から変更される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
39843 EDK 13.x - マスター アンサー N/A N/A

関連アンサー レコード

AR# 39423
日付 08/18/2014
ステータス アクティブ
種類 既知の問題
デバイス
  • Virtex-6 CXT
  • Virtex-6 HXT
  • Virtex-6 LX
  • More
  • Virtex-6 LXT
  • Virtex-6 SXT
  • Less
IP
  • MIG
このページをブックマークに追加