AR# 39423

MIG v3.6 ～ v3.91 Virtex-6 DDR2/DDR3/QDRII+ - コントローラー I/O で VRN/VRP ピンが使用され、DCI カスケード用に別のバンクが必要になる

説明

バンクで使用されているデータ信号がほとんどなく、ほかにも使用可能な I/O が多数あるにもかかわらず、MIG で I/O がバンクの VRN/VRP ピンに配置されることがあります。

内部 Vref がディスエーブルの場合、このバンクを DCI カスケード用にスレーブバンクとして使用する必要があり、バンクの残りの I/O の使用が制限されることがあります。

ソリューション

この配置が好ましくない場合は、デフォルトのピン配置を使用して MIG デザインを生成し、生成された *.ucf 制約ファイルを手動で変更します。

その後、MIG で生成された mig.prj および変更した *.ucf に MIG GUI の [Verify UCF and Update Design and UCF] フローを使用します。

これで、ピン配置の変更が検証され、新しいピン配置に従って MIG デザインが再生成されます。

VRP/VRN をいつ GPIO として使用できるかの詳細は、(ザイリンクスアンサー 38926) を参照してください。

この動作は、ISE 14.1 から変更される予定です。

このアンサーレコードはお役に立ちましたか?

アンサーレコードリファレンス

マスターアンサーレコード

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
39128	MIG Virtex-6 および Spartan-6 v3.7 - ISE Design Suite 13.1 でのリリースノートおよび既知の問題	N/A	N/A
50642	MIG Virtex-6 および Spartan-6 v3.92 - ISE Design Suite 14.3 でのリリースノートおよび既知の問題	N/A	N/A

サブアンサーレコード

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
39843	EDK 13.x - マスターアンサー	N/A	N/A

関連アンサーレコード

Answer Number	アンサータイトル	問題の発生したバージョン	修正バージョン
43130	MIG Virtex-6 および Spartan-6 v3.9 - ISE Design Suite 13.3 のリリースノートおよび既知の問題	N/A	N/A
41347	MIG Virtex-6 and Spartan-6 v3.8 - Release Notes and Known Issues for ISE Design Suite 13.2	N/A	N/A
38926	MIG Virtex-6 DDR2/DDR3/QDRII+ - バンクの VREF/VRP/VRN ピンが汎用 I/O として使用される	N/A	N/A
39128	MIG Virtex-6 および Spartan-6 v3.7 - ISE Design Suite 13.1 でのリリースノートおよび既知の問題	N/A	N/A
45194	MIG Virtex-6 および Spartan-6 v3.91 - ISE Design Suite 13.4 でのリリースノートおよび既知の問題	N/A	N/A

AR# 39423
日付	08/18/2014
ステータス	アクティブ
種類	既知の問題
デバイス	Virtex-6 CXT Virtex-6 HXT Virtex-6 LX More Virtex-6 LXT Virtex-6 SXT Less
IP	MIG

このページをブックマークに追加

開発者リソース

AR# 39423

MIG v3.6 ～ v3.91 Virtex-6 DDR2/DDR3/QDRII+ - コントローラー I/O で VRN/VRP ピンが使用され、DCI カスケード用に別のバンクが必要になる

説明

ソリューション

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード

関連アンサー レコード

アンサーレコードリファレンス

マスターアンサーレコード

サブアンサーレコード

関連アンサーレコード