UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 39430

Virtex-6 GTX トランシーバー - Delay Aligner のエラッタおよび回避策

説明

次のエラッタで説明されている GTX Delay Aligner のエラッタ項目に従って Delay Aligner をバイパスするため、Virtex-6 GTX トランシーバーの POWER_SAVE 属性のビット 4 および 5 を 2'b11 に設定する必要があります。

https://japan.xilinx.com/support/documentation/errata/en142.pdf

Delay Aligner は TXOUTCLK および RXRECCLK クロック パス上にあり、TX バッファーまたは RX バッファーをバイパスしたときに、位相アライメント完了後に温度や電圧が変動しても RX/TXUSRCLK と内部パラレル クロックの位相が揃った状態を保持するようにパス遅延を追加または削除します。

トランスミッターの Delay Aligner を使用すると、TXOUTCLK から短いクロック パルスが出力されることがあり、送信データでエラーが発生する原因となります。レシーバーの Delay Aligner を使用すると、RXRECCLK から短いクロック パルスが出力されることがあり、受信データでエラーが発生する原因となります。これらのクロックが FPGA のほかのロジックで使用されている場合、ユーザー ロジックの動作が間違う可能性があります。POWER_SAVE[4] = 1'b1 に設定するとトランスミッターの Delay Aligner をバイパスするクロック パスが選択され、POWER_SAVE[5] = 1'b1 に設定するとレシーバーの Delay Aligner をバイパスするクロック パスが選択されます。

このアンサーでは、EN142 に記載されている GTX Delay Aligner のエラッタ項目の回避策を説明します。次の 3 つのセクションがあります。

  1. ザイリンクス IP のプロトコル別ソリューション
  2. TX または RX バッファーをバイパスする必要のあるアプリケーションでの一般的なソリューション (アプリケーションのライン レートおよびデバイス別)
  3. 追加メモ

ソリューション

プロトコル別のソリューション:

これらのソリューションは TX または RX バッファー バイパス機能を使用するザイリンクス IP を対象にしたもので、プロトコル別に記載されています。各プロトコルでは、位相アライメント完了後の最大温度/電圧変動量など、この後に示す一般的な推奨事項に従う必要があります。次の各ソリューションでは、一般的なソリューションに示されている位相アライメント後の温度/電圧制限に従う必要があります。

PCI Express

Gen 1 および Gen 2 の両方の PCI Express では、TX のレーン間のスキューを最小限に抑えるため、TX バッファーがバイパスされます。詳細は、(Xilinx Answer 39456) を参照してください。

XAUI では、TX のレーン間のスキューを最小限に抑えるため、TX バッファーがバイパスされます。小型のデバイスでは BUFG を使用でき、必要な変更はエラッタに記載されているように GTX の POWER_SAVE[5:4] を 2'b11 に設定することです。

大型のデバイスでは、XAUI で 20 ビットの内部インターフェイスが使用されるので、MMCM も必要です。コアの変更方法については、(Xilinx Answer 39492) を参照してください。

RXAUI では、TX のレーン間のスキューを最小限に抑えるため、TX バッファーがバイパスされます。統合ラッパーでは TXUSRCLK および TXUSRCLK2 の生成に MMCM が使用され、パスで BUFG を使用せずに TXOUTCLK で直接 MMCM が駆動されています。

ラッパーにはいくつかの変更が必要です: MMCM フィードバックパスに BUFG を挿入し、GTX のPOWER_SAVE[5:4] をエラッタに従って 2b11 に変更し、『Virtex-6 FPGA パッケージおよびピン配置ガイド』 (UG365) で確認して、MMCM を正しいクロック領域にロックします。コアの変更方法については、(Xilinx Answer 39493) を参照してください。CPRI および OBSAI では、データ パスのレイテンシを確定的なものにするため、TX および RX バッファーの両方がバイパスされます。

CPRI の回避策については、(Xilinx Answer 39992)、OBSAI の回避策については、(Xilinx Answer 39993) を参照してください。

TX のクロッキング構造の変更は、3.072Gb/s 以下のレートの場合は不要です。3.072Gb/s を超える場合は、MMCM を使用して TXUSRCLK および TXUSRCLK2 を生成する必要があります。 MMCM は、BUFG を使用せずに TXOUTCLK で直接駆動する必要があり、TXOUTCLK を供給する GTX と同じクロック領域に制約する必要があります。クロック領域および適切なロケーションを判断するには、『Virtex-6 FPGA パッケージおよびピン配置ガイド』 (UG365) を参照してください。http://japan.xilinx.com/support/documentation/user_guides/ug365.pdf

RX クロッキング構造には、RXUSRCLK および RXUSRCLK2 を常に提供するために BUFR を使用する必要があります。BUFR は、この下に示す BUFR の使用ケースと同様に、RXRECCLK で直接駆動する必要があります。

一般的なソリューション

十分なシステム マージンを確保するには、TX または RX バッファーをバイパスするときに、特定のクロッキング方法のみをサポートします。これは、GTX の動作レート、内部データ幅、使用されるデバイス、TX インタフェイスか RX インターフェイスかによって異なります。

これらの要件は、TX_BUFFER_USE = FALSE または RX_BUFFER_USE = FALSE を設定して TX または RX バッファーをバイパスしているアプリケーション (カスタム、テンプレート、または IP を使用したもの) にのみ必要です。

まず、デバイス、内部データ幅、ライン レートに基づいてサポートされるクロッキング トポロジを定義し、その後クロッキング トポロジのインプリメント方法を詳細に決定します。

TX ソリューション

TX バッファーがバイパスされているとき送信側にこれらのソリューションを使用することができます。

各表にリストされている使用モデルは、このアンサーの次のセクションにある同じ名前の詳細な説明に対応しています。

LX75T、LX130T、LX195T、LX240T、HX250T、HX255T、HX380T:

ライン レート

内部
データ幅

サポートされている使用モデル

4.2Gb/s

20 ビット

BUFG、BUFR、MMCM

5.8Gb/s

20 ビット

BUFR、MMCM

6.2Gb/s

20 ビット

MMCM

6.6Gb/s*

20 ビット*

MMCM*

4.2Gb/s

16 ビット

BUFG、BUFR、MMCM

4.6Gb/s

16 ビット

BUFR、MMCM

4.9Gb/s

16 ビット

MMCM

6.6Gb/s*

16 ビット*

MMCM*

 * 温度範囲全体は、デバイスの温度グレードによって、位相アライメント完了後の Vccint 変動が +/-50mV の場合にサポートされています。位相アライメント完了後の +/-100mV の Vccint 変動は、最大温度変化が +/-20C の場合にサポートされます。温度はジャンクションで計測されています。


LX365T、LX550T、SX315T、SX475T、HX565T:

ライン レート

内部
データ幅

サポートされている使用モデル

5.0Gb/s

20 ビット

BUFR、MMCM

6.6Gb/s*

20 ビット*

MMCM*

4.0Gb/s

16 ビット

BUFG、BUFR、MMCM

5.0Gb/s*

16 ビット*

MMCM*

 * 温度範囲全体は、デバイスの温度グレードによって、位相アライメント完了後の Vccint 変動が +/-50mV の場合にサポートされています。位相アライメント完了後の +/-100mV の Vccint 変動は、最大温度変化が +/-40C の場合にサポートされます。温度はジャンクションで計測されています。

RX ソリューション

LX75T、LX130T、LX195T、LX240T、HX250T、HX255T、HX380T:

ライン レート

内部
データ幅

サポートされている使用モデル

2.5Gb/s

20 ビット

BUFG(1)、BUFR、MMCMC

6.2Gb/s

20 ビット

BUFR(1)、MMCM(1、2)

6.6Gb/s

20 ビット

MMCM(1,2)

6.25Gb/s

16 ビット

BUFR(1)、MMCM(1、2)

6.6Gb/s

16 ビット

MMCM(1,2)

(1) 温度範囲全体は、デバイスの温度グレードによって、位相アライメント完了後の Vccint 変動が +/- 50 mV の場合にサポートされています。

(2) 位相アライメント完了後の +/- 100 mV の Vccint 変動は、最大温度変化が +/- 20C の場合にサポートされます。

温度はジャンクションで計測されています。

LX365T、LX550T、SX315T、SX475T、HX565T:

ライン レート

内部
データ幅

サポートされている使用モデル

2.5 Gb/s(1)

20 ビット

BUFR、MMCM

6.2 Gb/s(2)

20 ビット

BUFR、MMCM

(1) 温度範囲全体は、デバイスの温度グレードによって、位相アライメント完了後の Vccint 変動が +/- 50 mV の場合にサポートされています。位相アライメント完了後の +/-100mV の Vccint 変動は、最大温度変化が +/-50C の場合にサポートされます。

(2) 温度範囲全体は、デバイスの温度グレードによって、位相アライメント完了後の Vccint 変動が +/- 50 mV の場合にサポートされています。

温度はジャンクションで計測されています。

BUFG

『Virtex-6 GTX トランシーバー ユーザー ガイド』に説明されているクロッキング方法がサポートされいます。

BUFR

 1 つのクロック領域にある BUFR のいずれかを使用して USRCLK および USRCLK2 を生成し、その BUFR を適切な GTX 出力クロック (TX バッファー バイパスの場合は TXOUTCLK、RX バッファー バイパスの場合は RXRECCLK) で駆動する必要があります。

Virtex-6 デバイスの一部には、クロック領域ごとに BUFR が 2 つありますが、大型デバイス (LX365T、LX550T) にはクロック領域ごとに BUFR が 4 つあります各 GTX 区画はクロック領域全体にまたがるので、デバイスによって、使用できる BUFR は 1 区画につき 2 つまたは 4 つのみです。


 

MMCM
MMCM を使用する場合、USRCLK および USRCLK2 は BUFG を使用せずに適切な GTX 出力クロック (TX バッファー バイパスの場合は TXOUTCLK、RX バッファー バイパスの場合は RXRECCLK) で直接駆動する必要があります。 

複数の TX レーンで同じ基準クロックおよび USRCLK/USRCLK2 レートを使用している場合は、MMCM を 1 つ使用できます。各 GTX 区画はクロック領域全体にまたがっており、MMCM がクロック領域ごとに 2 つあるので、使用する MMCM をその領域内のロケーションに制約する必要があります。制約を設定しない場合、BUFG が自動的に挿入されます。

これを確実に実行するには、次の 2 つの方法があります。1 つは、クロック ネットに buffer_type という XST 属性を使用し、これを none に設定する方法です。もう 1 つは、MMCM をあらかじめ選択されいるロケーションに強制的に配置するよう UCF の LOC 制約を使用する方法です。 

これらのロケーションを判断するには、『Virtex-6 パッケージおよびピン配置ガイド』 (UG365)http://japan.xilinx.com/support/documentation/user_guides/ug365.pdf

USRCLK/USRCLK2 は BUFG を介した CLKx 出力のいずれかを介して供給できますが、次に示すように CLKFBIN を供給する必要があります。 

内部フィードバックは使用しないでください。フィードバック パスには BUFG が必要です。CLKIN は USRCLK と同じレートのクロックで供給されるので、CLKFBOUT を使用して USRCLK を供給して BUFG を節約できます。


追加注記:
1. POWER_SAVE 属性を変更すると、12.2、12.3、および 12.4 ではソフトウェア エラーになります。(Xilinx Answer 39434) には、これらのエラーを回避する方法が記載されています。
2. TX/RXDLYALIGNDISABLE を 1'b1 に固定できますが、Delay Aligner をディスエーブルするのには必須ではありません。
3. これらの推奨事項は、今後『Virtex-6 FPGA GTX ユーザー ガイド』 (UG366) に含まれる予定です。

アンサー レコード リファレンス

関連アンサー レコード

AR# 39430
日付 06/22/2018
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP 詳細 概略
このページをブックマークに追加