UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 39512

12.x/13.x ChipScope IBERT GTH - 「ERROR:sim - runPar : IBERT:par: Timing for this design was not met...」というエラー メッセージが表示される

説明


DATAWIDTH=32、複数の GT 4区画が選択された状態で IBERT GTH コアを生成すると、次のようなエラー メッセージが表示されます。

ERROR:sim - runPar : IBERT:par: Timing for this design was not met. Reduce the number of GTs enabled, reduce your line rate, and/or choose a faster device.

ERROR:sim - IBERT:par Check report example_chipscope_ibert.par for more information."

この問題の回避策を教えてください。

ソリューション

このコアを生成するときは、DATAWIDTH=40 を選択します。これで、インプリメンテーション エラーなしでコアを生成することができます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
35269 12.x ChipScope Pro - 既知の問題 N/A N/A
AR# 39512
日付 12/15/2012
ステータス アーカイブ
種類 一般
デバイス
  • Virtex-6 HXT
ツール
  • ChipScope Pro - 12.3
  • ChipScope Pro - 12.4
  • ChipScope Pro - 13.1
IP
  • ChipScope Pro IBERT for Virtex-6 GTH
このページをブックマークに追加