UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 39514

13.x ChipScope IBERT Spartan-6 GTP - 「ERROR:NgdBuild:770 - IBUFG 'SYSCLOCK_P_IPAD_IBUFG' and BUFG 'bg_sysclk25' on net 'sysclk25_g' are lined up in series」というエラー メッセージと SP623 BCS オプションが使用された場合の不正なライン レートの修正

説明


Spartan-6 FPGA IBERT GTP コアを生成すると、次のようなエラー メッセージが表示されます。

"ERROR:NgdBuild:770 - IBUFG 'SYSCLOCK_P_IPAD_IBUFG' and BUFG 'bg_sysclk25' on netv 'sysclk25_g' are lined up in series. Buffers of the same direction cannot be placed in series."

"ERROR:NgdBuild:924 - input pad net 'sysclk25_g' is driving non-buffer primitives: pin O on block bg_sysclk25 with type BUFG"

どうすればこれらのエラーを回避して、コアを生成できますか。

SP623 BCS オプションを使用して Spartan-6 FPGA IBERT GTP コアを生成すると、ChipScope Analyzer ツールでライン レートが正しく表示されません。これは、外部 sysclk が 156.25MHz 以外の値に選択されている場合にのみ発生します。この問題の回避策を教えてください。

ソリューション


これは Spartan-6 FPGA IBERT GTP コアの既知の問題で、13.3 ISE Design Suite で修正される予定です。ISE Design Suite 13.1 および 13.2 では、パッチがリリースされています。

このエラーを回避するために必要なパッチは、ウェブケースを開いて入手してください。パッチ ファイルのインストール方法および使用方法については、パッチ ファイルに含まれる readme ファイルを参照してください。
AR# 39514
日付 01/02/2013
ステータス アクティブ
種類 既知の問題
デバイス
ツール 詳細 概略
IP
このページをブックマークに追加