AR# 39525

PCI Express のデザイン アシスタント - レシーバー検出が機能していることを確認する方法

説明

Virtex-6 Integrated Block for PCI Express を使用している場合に、レシーバー検出が機能したかどうかを確認するにはどうしたらよいですか。

メモ : このアンサーは、PCI Express のザイリンクス ソリューション センター (ザイリンクス アンサー 34536) の一部です。PCI Express のザイリンクス ソリューション センターでは PCIe に関する質問に対する回答を一覧できます。PCIe でデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス PCI Express ソリューション センターから情報を入手してください。

ソリューション


リンクの両側にある各トランスミッターでは、LTSSM が DETECT.ACTIVE ステートに遷移するとレシーバー検出が実行されます。このプロセスでは、レーンごとにトランスミッターにレシーバーが存在するかどうかが確認されます。FPGA のトランスミッターでレシーバー検出が実行され、レシーバーが存在することが Integrated Block に通知されます。

リンク パートナーでレシーバー検出が正しく完了したかどうかを確認するには、GTX でレシーバー リンクに断続的な電気的アイドルがあるかどうかをモニターします。

(ザイリンクス アンサー 39488) の手順に従って ChipScope Pro を挿入し、次の信号をモニターしてレシーバー検出が機能していることを確認します。



送信側
  • PIPETXRCVRDETGT - ブロックによりアサートされ、GTX でレシーバー検出を実行します。
  • PIPERX#PHYSTATUSGT - 各 MGT によりアサートされ、レシーバー検出が完了したことを示します。
  • PIPERX#STATUSGT - GTX により 0x011 に設定され、PIPERX#PHYSTATUSGT が High にアサートされている場合にレシーバーが存在することを示します。
  • PIPETX#ELECIDLEGT - レシーバーが正しく検出された各レーンに対してブロックによりディアサートされます。

受信側
  • PIPERX#ELECIDLEGT - リンク パートナーが送信を開始し、リンク パートナー デバイスでレシーバー検出が機能したことが示されると Low になります。

次の図に、信号の波形を示します。(ザイリンクス アンサー 34151) のデバッグ手順を継続します。

この図は、FPGA トランスミッター レシーバー検出シーケンスを示します。トリガーとして使用されている PIPETXRCVRDETGT が High になり、その直後に MGT から各レーンに応答があることに注目してください。その後、各レーンの PIPETX#ELECIDLEGT が Low になり、TS1 順序集合が送信されます。いずれかのレーンでレシーバーが検出されない場合は、ブロックによりリンクが有効な最大リンク幅に変換されます。


レシーバーで、PIPERX#ELECIDLEGT のトリガーを立ち下がりエッジに設定します。各レーンに PIPERX#ELECIDLEGT が 1 つずつあるので、そのレーンの特定の問題を見つけるのにさまざまなトリガーを試す必要がある場合があります。PIPERX#ELECIDLEGT が Low にならない場合は、リンク パートナーのトランスミッターでレシーバーが検出されなかったことを示すと考えられます。この図は、MGT でリンク パートナーからのデータを受信し始めた時点の x4 コアを示します。MGT からの受信データ信号の TS1 順序信号の直後に、PIPERX#ELECIDLEGT が Low になります。



改訂履歴
2011 年 3 月 11 日 - 初期リリース

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34151 PCI Express のデザイン アシスタント - Virtex-6 FPGA Integrated Block for PCI Express のリンク アップ デバッグ図 N/A N/A
AR# 39525
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス 詳細 概略
IP