UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 39720

PCI Express のデザイン アシスタント - コアへのリセット送信後のコンフィギュレーション スペースのビヘイビア

説明

このアンサーには、コアに対してリセットが送信された場合のコンフィギュレーション スペースのビヘイビアに関する質問を記載します。

メモ : このアンサーは、PCI Express のザイリンクス ソリューション センター (ザイリンクス アンサー 34536) から抜粋したものです。PCI Express のザイリンクス ソリューション センターには、PCIe に関する質問への回答が掲載されています。PCIe でデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス PCI Express ソリューション センターから情報を入手してください。

ソリューション

リンク パートナーからリセットが受信されると、コンフィギュレーション スペースと格納データがすべて一掃されます。通常はリセット後にリンク トレーニングおよび再列挙が必要です。

改定履歴 :
2010/12/16 - リリース
AR# 39720
日付 12/15/2012
ステータス アクティブ
種類 一般
IP
  • Endpoint Block Plus Wrapper for PCI Express
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )
このページをブックマークに追加