UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 39794

Virtex-6 FPGA GTH トランシーバー - RX_CTRL_OVRD_LANE2/3 の DRP アドレス

説明

UG371 には、RX_CTRL_OVRD_LANE2 および RX_CTRL_OVRD_LANE3 GTH レジスタ アドレスの DRP アドレス マップにエラーが含まれています。このアンサーでは、正しいアドレスを示します。

ソリューション


現在ユーザー ガイドに記載されている GTH レジスタの DRP アドレス :

RX_CTRL_OVRD_LANE2 : 0x420E
RX_CTRL_OVRD_LANE3 : 0x430E


正しい GTH レジスタの DRP アドレス :

RX_CTRL_OVRD_LANE2 : 0x421E
RX_CTRL_OVRD_LANE3 : 0x431E
AR# 39794
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6 HXT
このページをブックマークに追加