UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 39995

7 シリーズ FPGA - ビルトイン非同期 FIFO のソフトウェア サポート

説明

ISE Design Suite 13.1 では、非同期クロック モードでのビルトイン FIFO ブロックの使用がサポートされていません。ISE Design Suite 13.2 およびそれ以降のバージョンでは、非同期クロック モードで使用されている場合ビルトイン FIFO はサポートされますが、初期段階の Kintex-7 FPGA の一部ではその機能に制限があります。

ソリューション


ISE Design Suite 13.2

異なる読み出しおよび書き込みクロック (非同期クロッキング) を使用するデュアル クロック ビルトイン FIFO は ISE Design Suite 13.2 から完全にサポートされています。シミュレーション モデルが更新され、デバイスの動作を正しく反映してます。ただし、ISE software version 13.2 でも次のような警告メッセージが表示されます。

''WARNING:PhysDesignRules - Issue with pin connections and/or configuration on block:<FIFO18E1_INST>:<FIFO18E1_FIFO18E1>. The EN_SYNC attribute is set to FALSE. This version of the software does not accurately model the behavior of the built-in dual-clock FIFO primitive (asynchronous version only) for Xilinx 7 Series FPGAs. The behavior of the 7 Series built-in FIFO will be accurately modeled in a future version of ISE. For more information please visit Xilinx Answer Record 39995 at: http://www.xilinx.com/support/answers/39995.htm."

ターゲット デバイスが Kintex-7 XC7K325T 以外であれば、この警告は無視して問題ありません。初期 ES プログラムの Kintex-7 XC7K325T デバイスには、非同期クロック モードのビルトインン FIFO の使用をサポートしていないものがあります。特定のデバイスが該当するかどうかは、デバイスに同梱されていたレターまたはエラッタで正確な制限事項を確認してください。

ISE Design Suite 13.1

異なる読み出しおよび書き込みクロック (非同期クロッキング) を使用したデュアル クロック ビルトイン FIFO はサポートされていません。この FIFO が非同期モードではサポートされておらず、今後のバージョンで変更される予定であるという内容の警告メッセージが表示されます。

"WARNING:PhysDesignRules - Issue with pin connections and/or configuration on block:<FIFO18E1_INST>:<FIFO18E1_FIFO18E1>. The EN_SYNC attribute is set to FALSE. This version of the software does not accurately model the behavior of the built-in dual-clock FIFO primitive (asynchronous version only) for Xilinx 7 Series FPGAs. The behavior of the 7 Series built-in FIFO will be accurately modeled in a future version of ISE. For more information please visit Xilinx Answer Record 39995 at: http://www.xilinx.com/support/answers/39995.htm."

回避策
  • ISE Design Suite 13.2 を使用します。
  • 同期モード (EN-SYN 属性を TRUE に設定) でビルトイン FIFO を使用します。
  • 異なる読み出しおよび書き込みクロックで FIFO を使用する必要のある場合は、FIFO Generator v8.1 を使用してソフト FIFO を選択します。
AR# 39995
日付 12/15/2012
ステータス アクティブ
種類 一般
デバイス
ツール
このページをブックマークに追加