UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40010

FIFO Generator v6.1 - FIFO core should be able to get back to work after it detects both Full and Empty asserted

説明

Full および Empty の両方のアサートが検出された後 FIFO コアは元に戻って動作できるはずです。またこの場合、FIFO コアにより、有効データがどれぐらいメモリに残っているかを示す信号が出力されるはずです。

クロックにグリッチがあると、FIFO の内部レジスターおよびカウントがすべて予測不可能な状態になる可能性があり、FULL および EMPTY の両方のフラグがアサートされ、データ カウントがはっきりしない可能性が高くなります。Normal が後で出力されると FIFO は回復できません。この問題を解決するには、このコンディションを見分け、外部制御を使用せずに FIFO をリセットすることと、さらにこの機能を有効にするためのオプションを提供するこもおそらく必要です。

ソリューション

ユーザー ガイドによると、クロックはフリー ランニングである必要があります。FULL フラグのリセット値が 1 に設定されている場合、EMPTY および FULL の両方が High になります。

コアが推奨事項に従っている場合は、これは問題/バグではありません。

コアはこのような環境ではテストされていません。この問題は今後のリリースで対処する予定です。フリー ランニング クロックを使用してください。
AR# 40010
日付 03/14/2011
ステータス アクティブ
種類 一般
IP
  • FIFO Generator
このページをブックマークに追加