UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40017

PCI Express のデザイン アシスタント - D3 から D0 に遷移するときコンフィギュレーション スペースがリセットされる

説明

電力管理ステートの D3 から D0 に遷移するときコンフィギュレーション スペースがリセットされる理由について説明します。

メモ : このアンサーは、PCI Express のザイリンクス ソリューション センター (ザイリンクス アンサー 34536) の一部です。PCI Express のザイリンクス ソリューション センターには、PCIe に関する質問への回答が掲載されています。PCIe でデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス PCI Express ソリューション センターから情報を入手してください。

ソリューション

ザイリンクス PCI Express コアは D3 ステートから D0 に遷移するときにコンフィギュレーション スペースをリセットします。これはザイリンクスの IntegratedPCI Express ブロックの no_soft_reset ビットが 0 に設定されているからです。PCI Express Base Specification Section 5.3.1.4 によると、no_soft_reset bit が 0 にされていて、エンドポイントが D3 から D0 ステートに遷移する場合、コンフィギュレーション スペースはリセットされることになっています。

改定履歴 :
2011/10/31 - 初版
AR# 40017
日付 12/15/2012
ステータス アクティブ
種類 一般
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
  • Endpoint Block Wrapper for PCI Express
  • Spartan-6 FPGA Integrated Endpoint Block for PCI Express ( PCIe )
このページをブックマークに追加