UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40040

LogiCORE Linear Algebra Toolkit - リリース ノートおよび既知の問題

説明

このアンサーでは、CORE Generator LogiCORE LTE Linear Algebra Toolkit コアのリリース ノートおよび既知の問題を示します。

コアの各バージョンについて、次の情報が掲載されています。
  • 新機能
  • 修正点
  • 既知の問題

ソリューション

LogiCORE Linear Algebra Toolkitv1.0

ISE 13.1 でリリース

新機能
  • 固定小数点の行列と行列の加算および減算、行列とスカラーの乗算、行列と行列の乗算をサポート
  • 32x32 までの行列のサイズにコンフィギュレーション可能
  • 実数または複素数データをサポート (デザインは両方に最適化)
  • 最大 24 ビット入力および 48 ビット出力の 2 の補数固定小数点 (行列乗算の場合は最大 24 ビット x 18 ビットの乗算の最大入力幅をサポート)
  • 出力の丸めに対称、非対称、収束、切捨てのオプション
  • 出力サチュレーションをサポート
  • 完全 AXI4 リアルタイム ストリーミング準拠コア
  • AXI4-Stream プロトコル準拠の同期アクティブ Low のリセットのある、完全同期、シングル クロック ドメインのデザイン
  • クロック イネーブル (CE) 信号のディアサートおよび再アサートによりオンザフライでコアを一時停止および再開可能
  • リソース最適化の折り返し値をユーザーが選択可能 (1 = 再利用なし、2 = リソースを 2 回再利用、など)
  • データ I/O をサポート : シリアル (行列要素がシリアル受信) またはパラレル (行列要素がパックされコアに送信)
  • DSP48E1 の SIMD モードを使用して 1 つのスライスに複素加算 (行列加算/減算モード) をインプリメント
  • 行列と行列の加算/減算のインプリメンテーションに DSP48E1 スライスまたは LUT (ファブリックにインプリメントされている) を選択するオプション
  • 行列サイズ MxN (行列加算、減算、およびスカラー乗算の場合) で折り返し値 1、2、3、M、N、MN をサポート
  • 行列乗算 CMxN = AMxL x BLxN で折り返し値 1、2、3、M、N、MN をサポート
  • ビット精度 C モデルを提供

修正点
  • なし

既知の問題 (ISE)
  • なし

既知の問題 (Vivado)

  • (ザイリンクス アンサー 53465) 2012.4 Vivado シミュレータ - DSP デジタル通信コアをシミュレーションすると「Error: Failed to find design work <Core name>」というエラー メッセージが表示される
AR# 40040
日付 01/02/2013
ステータス アクティブ
種類 リリース ノート
IP
  • Linear Algebra Toolkit
このページをブックマークに追加