AR# 40111

12.4 System Generator for DSP - AXI-IP System Generator の Synchronizer ブロックでアクティブ Low の ARESETn 信号が反転しない

説明

ARESETn ピンのある System Generator での AXI-IP ブロックを使用しているときに問題が発生することがあります。この問題は、出力ポートの周期を同期させる Synchronizer ブロックを使用するマルチレート デザインに関連しています。synchronizer ブロックからのリセットはアクティブ High ですが、ほかの AXI-IP コアのリセットはアクティブ Low です。このため、コアが恒久的にリセット状態になります。

この問題は、AXI FIR Compiler v6.x で見られます。synchronizer ブロックの駆動に使用されているリセットは、反転することなく ARESETn 信号から直接派生しています。この結果、AXI-IP FIR ブロックから出力は得られません。

ソリューション

この問題は、バージョン 13.1 の System Generator で修正される予定です。 

この問題を回避するには、12.3 または 12.4 で ARESETn リセット信号を使用しないでください。

AR# 40111
日付 05/23/2014
ステータス アーカイブ
種類 一般
ツール
IP