UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40179

SPI-4.2 v11.1 - _pl4_snk_top.v および _pl4_src_top.v のモジュール宣言の AXI_SNK_ACLK および AXI_SRC_ACLK のポート方向が正しくない

説明

SPI-4.2 v11.1 コアの <core_name>_pl4_snk_top.v および <core_name>_pl4_src_top.v の Verilog モジュールで、AXI_SNK_ACLK および AXI_SRC_ACLK ポートの方向が間違って宣言されています。

このため Synplify でエラーが発生しますが、XST では警告のみが表示されます (XST ではモジュール宣言に関わらずこれらは入力として認識されます)。

ソリューション

この問題を回避するには、AXI_SNK_ACLK および AXI_SRC_ACLK ポートを出力から入力に変更する必要があります。 

この問題は、ISE Design Suite 13.2 でリリースされる SPI-4.2 コアの v11.2 で修正されています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40640 SPI-4.2 v11.1 (AXI) - ISE Design Suite 13.1 でのリリース ノートおよび既知の問題 N/A N/A
AR# 40179
日付 05/26/2014
ステータス アーカイブ
種類 一般
IP
  • SPI-4 Phase 2 Interface Solutions
このページをブックマークに追加