UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40180

SPI-4.2 v11.1 - 7 シリーズのタイミング シミュレーションでデザイン内のさまざまなブロックに対してホールド違反がレポートされる

説明

SPI-4.2 v11.1 コアを使用している場合、7 シリーズのタイミング シミュレーションでデザイン内のさまざまなブロック (X_RAMB18E1、X_FF、X_RAMD64 など) に対してホールド違反がレポートされることがあります。

ソリューション

この問題を回避するには、シミュレーションに SDF ファイルを含めないようにします。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40640 SPI-4.2 v11.1 (AXI) - ISE Design Suite 13.1 でのリリース ノートおよび既知の問題 N/A N/A
AR# 40180
日付 05/26/2014
ステータス アーカイブ
種類 一般
IP
  • SPI-4 Phase 2 Interface Solutions
このページをブックマークに追加