AR# 40191

7 シリーズ - 1.8V LVDS および 2.5V LVDS 信号間の LVDS の互換性

説明

7 シリーズ FPGA では、LVDS 出力を含む HP (High Performance) バンクの VCCO レベルに 1.8V が必要です。

LVDS 準拠のドライバーまたはレシーバーとの互換性の問題はありますか。

ソリューション

LVDS 準拠のドライバーおよびレシーバーと接続する場合、7 シリーズ LVDS と LVDS_25 の入力および出力に互換性の問題はないはずです。  

TIA/EIA-644 LVDS 規格では、準拠デバイスの LVDS 互換入力および出力の最大/最小差動電圧と同相電圧が指定されています。  

 

7 シリーズのデータシートには、7 シリーズ LVDS (HP バンク) および LVDS_25 (HR バンク) の入力および出力の電気的仕様が記載されています。

TIA/EIA-644 に準拠したレシーバーで出力に関する仕様に違反が発生するケースや、TIA/EIA-644 に準拠したドライバーで入力に関する仕様に違反が発生ケースというのはありません。  

 

何かの理由で別のデバイスが LVDS 規格 (TIA/EIA-644) に準拠していない場合、ドライバーおよびレシーバー仕様に準拠するようにボード終端方法を変更できます。

 

HP バンクで LVDS を使用してインターフェイスするときは、信号が機能していることを確認するため、このチェックリストを使用してください。 

 

hp_checklist.PNG




アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47900 SelectIO デザイン アシスタント: ザイリンクス デバイスとのインターフェイス N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
41408 7 シリーズ - ハイ パフォーマンス バンクでの LVDS の配置方法 N/A N/A
AR# 40191
日付 10/14/2014
ステータス アクティブ
種類 一般
デバイス 詳細 概略