UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40207

13.1 EDK、AXI インターコネクト - 「ERROR:EDK:3900 - Interconnect does not support downsizing directly from 1024-bit」というエラー メッセージが表示される

説明

1024 ビットの AXI マスターを 32 ビットのインターコネクトに接続すると、次のエラー メッセージが表示されます。

ERROR:EDK:3900 - issued from TCL procedure "sys_drc_downsize_ratio" line 15
axi4_0 (axi_interconnect) -
Interconnect does not support downsizing directly from 1024-bit (SI slot 2) to 32-bit (interconnect native width).

この制限の回避策を教えてください。

ソリューション

AXI インターコネクトのデータ幅を 32 ビットを超える値にすると、この制限を避けることができます。この設定は、AXI インターコネクトの GUI にある [General] タブの [Interconnect Data Width] で設定します。MHS の例は次のようになります。

PARAMETER C_INTERCONNECT_DATA_WIDTH = 64

AXI インターコネクトのこの制限事項は EDK 13.2 からデータシートに記載されます。
AR# 40207
日付 01/27/2011
ステータス アクティブ
種類 エラー メッセージ
ツール
  • EDK - 13.1
IP
  • AXI Interconnect
このページをブックマークに追加