UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40255

14.1 Timing Analyzer - DCM の位相シフト数がタイミング レポートに反映されていない

説明

DCM (Digital Clock Manager) の位相シフト数を変更しましたが、クロックのセットアップおよびホールド計算にその数の変更が反映されていません。

なぜ変更されないのですか。

ソリューション

自動生成された制約のタイミング解析を実行している場合は、位相シフト数は解析の対象になりません。

デザインのタイミング制約を解析する場合は、タイミング解析に位相シフト数が考慮されます。
AR# 40255
日付 05/16/2012
ステータス アーカイブ
種類 デザイン アドバイザリ
ツール
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • ISE Design Suite - 11.3
  • More
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • Less
このページをブックマークに追加