UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40276

LogiCORE IP Digital Pre-Distortion (DPD) v4.0 - DS811 に記述される複数セット モードのコンフィギュレーション パラメータの設定方法

説明

『LogiCORE IP Digital Pre-distortion (DPD) v4.0 データシート』 (DS811) に記述される複数セット モードのコンフィギュレーション モードはどうすれば設定できますか。

ソリューション


DCL のパフォーマンスは、4 つのパラメータを使用すると調整できます。DCLPSTEP[128]、DCLSET1RATIO[129]、および DCLSET2RATIO[130] は SET_DCL_PARAMETERS{12} 制御を、METERLENGTH[31] は SET_METER_LENGTH{6} 制御を使用して設定します。

電力を測定する間隔を設定するにはメーター長が使用され、この間隔が NSNL 増幅器が使用される場合の係数セット選択のアップデート周期になります。

使用される係数セットを決定するしきい値を設定するには、DCLSET1RATIO[129] および DCLSET2RATIO[130] が使用されます。これらのしきい値は、送信される最大電源に対して設定されます。

アナログ利得のトラックに使用される 3 つのしきい値の減衰率を設定するには、DCLPSTEP[28] が使用されます。

P_step パラメータの詳細は、アプリケーション ノート XAPP1128C を参照してください。

Digital Pre-Distortion (DPD) のリリース ノートおよび既知の問題については、(ザイリンクス アンサーリ 33521) を参照してください。
AR# 40276
日付 01/26/2011
ステータス アクティブ
種類 一般
IP
  • Digital PreDistortion(DPD)
このページをブックマークに追加