UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40351

11.1 タイミング - PLL クロック誤差の変更

説明

デザインのタイミング解析を実行すると、PLL クロック誤差 (PLL Clock Uncertainty) が前の ISE バージョンと異なります。この理由を教えてください。

ソリューション

PLL クロック誤差の計算は、ISE 11.1 で修正されています。
AR# 40351
日付 01/28/2011
ステータス アーカイブ
種類 一般
ツール
  • ISE Design Suite - 10.1
  • ISE Design Suite - 10.1 sp1
  • ISE Design Suite - 10.1 sp2
  • More
  • ISE Design Suite - 10.1 sp3
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • Less
このページをブックマークに追加