UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40382

UG454 - 『Spartan-3A DSPスターター プラットフォーム ユーザー ガイド』の表 3 の訂正

説明


『Spartan-3A DSP スターター プラットフォーム ユーザー ガイド』 (UG454) の11 ページおよび 12 ページの表 3 に、 FPGA DDR2 インターフェイスのピン配置が表示されていますが、FPGA ピン番号 M8 が、DDR2 信号 FPGA_DDR_LDM_0 として二度記載されています。



これは正しいですか。


ソリューション


『Spartan-3A DSP スターター プラットフォーム ユーザー ガイド』 v1.1 (UG454) の表 3 には誤植があります。

DDR2 信号 FPGA_DDR_A1 は、M8 ではなく M9 に接続されます。

FPGA ピン番号 V1 は、DDR2 信号 FPGA_DDR_UDM_0 に接続されます。

DDR2 信号 FPGA_DDR_UDQS_1 は、R2 ではなく R3 に接続されます。
AR# 40382
日付 07/20/2011
ステータス アクティブ
種類 一般
このページをブックマークに追加