UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40382

UG454 - 『Spartan-3A DSPスターター プラットフォーム ユーザー ガイド』の表 3 の訂正

説明

『Spartan-3A DSPスターター プラットフォーム ユーザー ガイド v1.1』 (UG454) の表 3 に、FPGA DDR2 インターフェイスのピン配置が示されています。 

FPGA ピン番号 M8 および DDR2 信号 FPGA_DDR_LDM_0 が 2 回リストされています。

これは正しいですか。


 

ソリューション

これらは、『Spartan-3A DSPスターター プラットフォーム ユーザー ガイド v1.1』 (UG454) の表 3 における表記ミスです。

  • DDR2 信号 FPGA_DDR_A1 は、M8 ではなく M9 に接続されます。
  • FPGA ピン番号 V1 は、DDR2 信号 FPGA_DDR_UDM_0 に接続されます。
  • DDR2 信号 FPGA_DDR_UDQS_1 は、R2 ではなく R3 に接続されます。

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40380 Spartan-3 ジェネレーション評価キット - 既知の問題およびリリース ノート マスター アンサーレコード N/A N/A
AR# 40382
日付 12/18/2018
ステータス アクティブ
種類 一般
Boards & Kits
このページをブックマークに追加