AR# 40408

12.4 Bitgen - 「ERROR:PhysDesignRules:2175 - Invalid configuration ... When the DSP48E1 AREG attribute is set to 1,? the CEA2 input pin should have active or VCC connectivity」というエラーメッセージが表示される

説明

DSP ユーザーガイドによると、AREG = 1 と設定することが可能で、A1 レジスターのみを使用することが可能だとあります。さらに、省電力のため CEA2 = 0 と設定することが可能だとあります。

Map:

WARNING:PhysDesignRules:2175 - Invalid configuration (incorrect pin connections

and/or modes) on block:<DSP_Slice>:<DSP48E1_DSP48E1>. When the DSP48E1 AREG
attribute is set to 1, the CEA2 input pin should have active or VCC
connectivity.

BitGen:

ERROR:PhysDesignRules:2175 - Invalid configuration (incorrect pin connections

and/?or modes) on

block:<Ports.0.PortTop/?TxStrEng/?Chksum/?TSAdj/?MultAdd>:<DSP48E1_?DSP48E1>.

When the DSP48E1 AREG attribute is set to 1,? the CEA2 input pin should have

active or VCC connectivity.

ユーザーガイドにはこれは有効なコンフィギュレーションであると記載されています。なぜこのような警告/エラーメッセージが表示されるのですか。またこのエラーを避けるにはどうすればよいでしょうか。

ソリューション

これは物理 DC の既知の問題です。これは ISE Design Suite 13.1 で修正されています。

この問題を 12.x で回避するには、BitGen で DC チェックを無効にします。これには -d オプションを使用します。

メモ : デバイスに損傷を引き起こす可能性のある DC エラーを無効にすることになるので注意してください。MAP ですべての物理 DC 警告が確認されて修正されたときにのみ、この回避策を利用してください。

このアンサーレコードはお役に立ちましたか?

AR# 40408
日付	04/08/2011
ステータス	アーカイブ
種類	一般
デバイス	Virtex-6 SXT Virtex-6 CXT Virtex-6 HXT More Virtex-6 LX Virtex-6 LXT Less
ツール	ISE Design Suite - 12.4

このページをブックマークに追加

AR# 40408

12.4 Bitgen - 「ERROR:PhysDesignRules:2175 - Invalid configuration ... When the DSP48E1 AREG attribute is set to 1,? the CEA2 input pin should have active or VCC connectivity」というエラー メッセージが表示される

説明

ソリューション

12.4 Bitgen - 「ERROR:PhysDesignRules:2175 - Invalid configuration ... When the DSP48E1 AREG attribute is set to 1,? the CEA2 input pin should have active or VCC connectivity」というエラーメッセージが表示される