UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40426

MIG 7 Series v1.1 - キャリブレーション完了直後にシミュレーションで要求されていない読み出しが見られる

説明

MIG v1.1 Kintex-7 または Virtex-7 DDR3 SDRAM シミュレーションを実行すると、キャリブレーション完了 (calib_complete のアサート) 後に要求されていない読み出し (約 2us) が見られます。 

なぜこれらの読み出しが送信されるのですか。機能に悪影響はありますか。

ソリューション

キャリブレーション完了後に見られる追加読み出しは、予測される動作です。

キャリブレーション ロジックで追加読み出しが送信されないようにするための rdlvl_stg1_done が時間内にアサートされないため、キャリブレーション読み出しレベリング ロジックが誤って読み出しを発行します。

これらの読み出しは無視しても問題ありません。

これらは、キャリブレーション機能やユーザー要求のコマンドに影響しません。

ISE Design Suite 13.2 でリリースされる MIG 7 Series 1.2 では、これらの読み出しが発行されないようにコードを変更する予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40050 MIG 7 シリーズ v1.1 - ISE Design Suite 13.1 でのリリース ノートおよび既知の問題 N/A N/A

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
40050 MIG 7 シリーズ v1.1 - ISE Design Suite 13.1 でのリリース ノートおよび既知の問題 N/A N/A
AR# 40426
日付 08/12/2014
ステータス アクティブ
種類 一般
デバイス
  • Kintex-7
  • Virtex-7
ツール
  • ISE Design Suite - 13.1
IP
  • MIG
このページをブックマークに追加