UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40430

12.4 EDK - CIP ウィザードで AXI IP のリセット信号が正しく認識されない

説明

Create and Import Peripheral Wizard で AXI スレーブ HDL をインポートしたときに、MPD ファイルの S_AXI_ARESETN に "SIGIS = RST" が自動的に設定されません。

ソリューション

この問題を回避するには、リセット ポートの属性を手動で設定します。

この場合は、CIP ウィザードの [Port Attributes] で [- List All Ports -] を選択して S_AXI_ARESETN を選択し、[Display advanced attribute] をオンにして [Signal Classification] を [Reset signal] に設定します。

このようにすると、MPD に "SIGIS = RST" が追加されます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34609 EDK 12.x - アンサーのリスト N/A N/A
AR# 40430
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • EDK - 12.4
  • EDK - 12.3
このページをブックマークに追加