You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ビデオ AI 分析
ネットワーキング
アプリ ストア
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
AV & エンターテイメント
プリンター
ホーム & ライスタイル
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SOMs)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
Alveo SN1000 SmartNIC
Alveo U25 SmartNIC
NIC X2 シリーズ オフロード
NIC 8000 シリーズ オフロード
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
リファレンス アプリ
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
開発者サイト - developer.xilinx.com
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
製品の詳細
開発者サイト - developer.xilinx.com
品質と信頼性
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 40445: Virtex-6 FPGA Integrated Block Wrapper for PCI Express - Resolved issues in v2.3
AR# 40445
更新を電子メールで連絡
|
購読解除
Virtex-6 FPGA Integrated Block Wrapper for PCI Express - v2.3 で修正された問題
説明
ソリューション
アンサー レコード リファレンス
説明
このアンサーには Virtex-6 FPGA Integrated Block v2.3 Wrapper for PCI Express で修正された問題がリストされています。これはこのバージョンのコアの readme.txt にもリストされています。これらの問題は、前のバージョンのコアからのアップデートにより修正されています。
ここに挙げられていない既知の問題や修正された問題については、
ザイリンクス アンサー 45723)
を参照してください
ソリューション
修正点
VHDL プロジェクトで、Synplify のスクリプトが Verilog ファイルを開く
CR 589321
Synplify のスクリプトが VHDL プロジェクトで Verilog のソース ファイルを開いていた問題は修正されました。
BUFG を MMCM パスへの TXOUTCLK に追加
CR 579207
TXOUTCLK が MMCM 入力を直接駆動する場合、PCI Express Integrated Block と同じ領域にある MMCM の要件を回避するため、MMCM パスへの TXOUTCLK に BUFG が追加されました。
コアの TxOutClk 制約を UCF に追加
CR 589216
sys_clk 制約がツールで正しく伝搬されていなかったため、TxOutClk BUFG 出力に制約が追加されました。
Virtex-6 GTX トランシーバーの Delay Aligner のエラッタ回避策
CR 585954
Virtex-6 GTX トランシーバー Delay Aligner のエラッタにある問題を回避するため、GTX トランシーバーの設定がアップデートされました。
GTX ラッパーのアップデート
CR 585171
GTX Transceiver for PCI Express の最新推奨事項に従って GTX ラッパーがアップデートされました。
デフォルトのリファレンス クロック周波数のアップデート
CR 585171
リンク スピードが 5.0 Gb/s のデザインのデフォルト リファレンス クロック周波数が 250MHz から 100MHz に変更されました。
GTX ラッパーの PMA_RX_CFG 属性のアップデート
CR 566981
クロック供給に同期または非同期のいずれかが設定されているかによって (スロット クロックの選択)、GTX ラッパーの PMA_RX_CFG 属性が設定されるようにアップデートされました。
8 レーン Gen2 コンフィギュレーションのトランザクション バッファー パイプラインのデフォルト設定
CR 572926
8 レーン Gen2 コンフィギュレーションのトランザクション バッファー パイプラインのデフォルト設定が「Buffer Write and Read」にアップデートされました。
GUI のレガシー割り込みオプションに基づいてINTERRUPT_PIN 属性をアップデート
CR 581046
レガシー割り込みオプションがオフの場合に INTERRUPT_PIN 属性がアップデートされなかった問題は修正されました。
改訂履歴
2012/01/18 - 既知の問題をすべて 1 つのアンサーにまとめるためフォーマットを変更し、アンサー 45723 への参照を追加。ここにリストされていた問題はアンサー 45723 へすべて移動。
2011/12/02 - 資料センター表示のためのフォーマット修正。
2011/06/21 - 既知の問題の箇条書きを修正。x1G2 VHDL のリンクアップに関する問題を削除。このコンフィギュレーションでは正常に機能するため、問題は発生しません。
2011/03/29 - アンサー 41509 を追加
2011/03/04 - アンサー 41051 および 41052 を追加
2011/03/01 - 初版
このアンサー レコードはお役に立ちましたか?
はい
いいえ
アンサー レコード リファレンス
マスター アンサー レコード
Answer Number
アンサータイトル
問題の発生したバージョン
修正バージョン
45723
Virtex-6 FPGA Integrated Block for PCI Express - AXI インターフェイスの全バージョンのリリース ノートおよび既知の問題
N/A
N/A
AR# 40445
日付
05/20/2012
ステータス
アクティブ
種類
リリース ノート
IP
Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
People Also Viewed
フィードバック
閉じる