UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 40445

Virtex-6 FPGA Integrated Block Wrapper for PCI Express - v2.3 で修正された問題

説明


このアンサーには Virtex-6 FPGA Integrated Block v2.3 Wrapper for PCI Express で修正された問題がリストされています。これはこのバージョンのコアの readme.txt にもリストされています。これらの問題は、前のバージョンのコアからのアップデートにより修正されています。

ここに挙げられていない既知の問題や修正された問題については、ザイリンクス アンサー 45723) を参照してください

ソリューション


修正点
  • VHDL プロジェクトで、Synplify のスクリプトが Verilog ファイルを開く
    • CR 589321
    • Synplify のスクリプトが VHDL プロジェクトで Verilog のソース ファイルを開いていた問題は修正されました。
  • BUFG を MMCM パスへの TXOUTCLK に追加
    • CR 579207
    • TXOUTCLK が MMCM 入力を直接駆動する場合、PCI Express Integrated Block と同じ領域にある MMCM の要件を回避するため、MMCM パスへの TXOUTCLK に BUFG が追加されました。
  • コアの TxOutClk 制約を UCF に追加
    • CR 589216
    • sys_clk 制約がツールで正しく伝搬されていなかったため、TxOutClk BUFG 出力に制約が追加されました。
  • Virtex-6 GTX トランシーバーの Delay Aligner のエラッタ回避策
    • CR 585954
    • Virtex-6 GTX トランシーバー Delay Aligner のエラッタにある問題を回避するため、GTX トランシーバーの設定がアップデートされました。
  • GTX ラッパーのアップデート
    • CR 585171
    • GTX Transceiver for PCI Express の最新推奨事項に従って GTX ラッパーがアップデートされました。
  • デフォルトのリファレンス クロック周波数のアップデート
    • CR 585171
    • リンク スピードが 5.0 Gb/s のデザインのデフォルト リファレンス クロック周波数が 250MHz から 100MHz に変更されました。
  • GTX ラッパーの PMA_RX_CFG 属性のアップデート
    • CR 566981
    • クロック供給に同期または非同期のいずれかが設定されているかによって (スロット クロックの選択)、GTX ラッパーの PMA_RX_CFG 属性が設定されるようにアップデートされました。
  • 8 レーン Gen2 コンフィギュレーションのトランザクション バッファー パイプラインのデフォルト設定
    • CR 572926
    • 8 レーン Gen2 コンフィギュレーションのトランザクション バッファー パイプラインのデフォルト設定が「Buffer Write and Read」にアップデートされました。
  • GUI のレガシー割り込みオプションに基づいてINTERRUPT_PIN 属性をアップデート
    • CR 581046
    • レガシー割り込みオプションがオフの場合に INTERRUPT_PIN 属性がアップデートされなかった問題は修正されました。

改訂履歴
2012/01/18 - 既知の問題をすべて 1 つのアンサーにまとめるためフォーマットを変更し、アンサー 45723 への参照を追加。ここにリストされていた問題はアンサー 45723 へすべて移動。
2011/12/02 - 資料センター表示のためのフォーマット修正。
2011/06/21 - 既知の問題の箇条書きを修正。x1G2 VHDL のリンクアップに関する問題を削除。このコンフィギュレーションでは正常に機能するため、問題は発生しません。
2011/03/29 - アンサー 41509 を追加
2011/03/04 - アンサー 41051 および 41052 を追加
2011/03/01 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
45723 Virtex-6 FPGA Integrated Block for PCI Express - AXI インターフェイスの全バージョンのリリース ノートおよび既知の問題 N/A N/A
AR# 40445
日付 05/20/2012
ステータス アクティブ
種類 リリース ノート
IP
  • Virtex-6 FPGA Integrated Block for PCI Express ( PCIe )
このページをブックマークに追加